A2 ACM-022 Altera CycloneIII F780 FPGA board

A2 ACM-022 Altera CycloneIII F780 FPGA board

1
2
3
4
5
6
8
7
V33A
H
H
V33A
CLKA
VIO(B)
CX104BB 30MHz
TP1
TP2
TP3
TPG1
D2
2
D
1
1SS349
MAX1A
OUT 4
/RESET 5
TPS72625DCQ
2
2
104
3
1
CM13
V25
1
+
2X104
10V 476
4
C23
000
2
1
C22
V33A
3 GND
1
+
R1
V25O
1
U4
2 IN
1 ENA
C24
2
V33A
10V 476
GND
GND
R7
1
XNCONFIG
47R
V33A
V33A
1
1
V33A
+
LED1
1 2
2
RED
+
C10
C16
10V 476
10V 476
GND
VIO(B)
R6
2
1
C
FPGA1
FPGA1.sch
GND
VIO(B)
IOA[0..49]
CLKA
XNCONFIG
CLK_EXAP
CLK_EXAN
SDADD[0..12]
SDD[0..15]
MRAM_A[1..18]
MRAM_DQL[0..7]
MRAM_DQU[8..15]
MRAM_WE
1
1
222
2
+
+
2
GND
10V 476
GND
1
2
V33A
+
D1
4
1
3
4
BANK-B
106
3
VP1
1
GND
V33AV12D
FC4
+C19
104
106
V25
GND
GND
V12DV33A
EM4
VCCA4/B5 Y21
Y20
VCCD_PLL4/B5 AA20
GNDA4/B5
3
VP2
V12D
NFEMI
FC5
+C21
104
106
1
V25
3
VP3
V12D
NFEMI
FC6
C20
+
104
106
CM11
2X104
GND
GND
EM5
J21
VCCA2/B6
VCCD_PLL2/B6 J20
GNDA2/B6 H20
CM10
2X104
2
V12D
NFEMI
3
1
GND
CM9
2X104
2
104
V25
4
1
3
+C18
1
NFEMI
FC3
4
V12D
1
V25
V12DV33A
GND
CM12
CLK_EXBP
CLK_EXBN
2X104
R2 101
1
1
R3 101
2
2
XCMCNB
VIO(A)
VIO(A)
5V
5V
GND
GND
7
8
9
10
11
12
13
14
GND
GND
17
18
19
20
21
22
23
24
GND
GND
27
28
29
30
31
32
33
34
GND
GND
37
38
39
40
41
42
43
44
GND
GND
47
48
49
50
51
52
53
54
GND
GND
57
58
59
60
61
62
63
64
65
66
XCMCNA
1
V33A
V33A
5
6
GND
GND
IOA0
IOA1
IOA2
IOA3
IOA4
IOA5
IOA6
IOA7
GND
GND
IOA8
IOA9
IOA10
IOA11
IOA12
IOA13
IOA14
IOA15
GND
GND
IOA16
IOA17
IOA18
IOA19
IOA20
IOA21
IOA22
IOA23
GND
GND
IOA24
IOA25
IOA26
IOA27
IOA28
IOA29
IOA30
IOA31
GND
GND
IOA32
IOA33
IOA34
IOA35
IOA36
IOA37
IOA38
IOA39
GND
GND
IOA40
IOA41
IOA42
IOA43
IOA44
IOA45
IOA46
IOA47 R4
IOA48 1
IOA49 1
R5
15
16
25
26
35
36
45
46
55
56
G
F
BANK-A
2
1
3
4
2
1
3
4
2
3
VP0
EM3
VCCA1/B2 Y8
Y9
VCCD_PLL1/B2 AA9
GNDA1/B2
1
1
3
1
1
3
4
2
1
3
4
2
V33AV12D
GND
GND
IOB0
IOB1
IOB2
IOB3
IOB4
IOB5
IOB6
IOB7
GND
GND
IOB8
IOB9
IOB10
IOB11
IOB12
IOB13
IOB14
IOB15
GND
GND
IOB16
IOB17
IOB18
IOB19
IOB20
IOB21
IOB22
IOB23
GND
GND
IOB24
IOB25
IOB26
IOB27
IOB28
IOB29
IOB30
IOB31
GND
GND
IOB32
IOB33
IOB34
IOB35
IOB36
IOB37
IOB38
IOB39
GND
GND
IOB40
IOB41
IOB42
IOB43
IOB44
IOB45
IOB46
IOB47
IOB48
IOB49
CNA
1 VIO(B)
VIO(B)
5V
5 5V
GND
6 GND
7
8
9
10
11
12
13
15 14
16 GND
GND
17
18
19
20
21
22
23
24
25 GND
26
GND
27
28
29
30
31
32
33
35 34
GND
36 GND
37
38
39
40
41
42
43
45 44
46 GND
GND
47
48
49
50
51
52
53
54
55 GND
56
GND
57
58
59
60
61
62
63
64
65
66
E
D
101
CLK_EXAP
CLK_EXAN
101
GND
C
VCCINT
VCCINT
VCCINT
VCCINT
VCCINT
VCCINT
VCCINT
VCCINT
VCCINT
VCCINT
GND
GND
K13
K15
L20
M9
T9
U20
V9
W10
W16
W20
W9
V20
V12
These pins are connected to VCCINT.
You need to set them as INPUT.
GND
These pins are connected to GND.
You need to set them as INPUT.
FPGA2
FPGA2.sch
IOB[0..49]
IOB[0..49]
CLK_EXBP
CLK_EXBP
CLK_EXBN
CLK_EXBN
SDADD[0..12]
SDADD[0..12]
SDD[0..15]
SDD[0..15]
CLKB
CLKB
MRAM_A[1..18]
MRAM_A[1..18]
MRAM_DQL[0..7]
MRAM_DQL[0..7]
MRAM_DQU[8..15]
MRAM_DQU[8..15]
MRAM_WE
10V 476
1
2
GND
V12
EM2
J8
VCCA3/B1
VCCD_PLL3/B1 J9
GNDA3/B1 H9
V33A
EP3C____780FBGA
C12
1SS349
B
10V 476
GND
C17
2
C11
IOA[0..49]
CLKA
XNCONFIG
CLK_EXAP
CLK_EXAN
SDADD[0..12]
SDD[0..15]
MRAM_A[1..18]
MRAM_DQL[0..7]
MRAM_DQU[8..15]
MRAM_WE
GND
3
44
43
42
31
30
26
25
16
GND
1
1
1
1
1
V33A
V25
V12
GND
NC
NC
NC
NC
NC
NC
NC
NC
2X104
4
E
NC
NC
NC
NC
NC
NC
NC
NC
CM8
2
2
3
1
4
5
6
7
15
2X104
3
EN5335QI
CM6
1
GND
U3B
GND
V12
4
29
20
19
18
17
G
GND
GND
V12
2
AGND
PGND
PGND
PGND
PGND
GND
2
153
CM7
2X104
2
V33A
GND
V33A
P2
2X104
2
GND
CM5
2
10V 476
GND
3
10V 476
2
GND
GND
V12
2
GND
CM4
2X104
GND
V12
1
10V 476
GND
C15
4
C13
10V 476
2
C9
2
+
C14
2
+
CM2
3
1
+
2
1
1
10V 476
2
2
GND
+
1
JUMPER
GND
V12
2X104
1
V12D
1
1
NFEMI
1
3
GND
V12
4
ENABLE
37 SS
1
C4
41
V12
2
VIO(B)
CNB
2
Unmounted
10V 476
GND
000
GND
32
33
34
27 1
VS2
VS1
VS0
ROCP
P1
C3
F
+
C8
GND
JP1
CM3
2X104
1
2
1
38 EAIN
39
1 40 EAOUT
COMP
+
C7
C6
10V 476
1
2
EM1
2X104
2
GND
4
3
+
2
2
226
8
9
10
11
12
13
14
36
35
VOUT
VOUT
VOUT
VOUT
VOUT
VOUT
VOUT
VSENSE
POK
1
1
C5
PVIN
PVIN
PVIN
PVIN
AVIN
1
V12I
EN5335QI
21
22
23
24
28
+
2
V33A
RM1
2
U3A
CM1
1
G
C2
150uF
V12
2
GND
+
C1
150uF
GND
V12
1
CLKB
CX104BB 50MHz
OSC
2
2
104
V33A
+
1
1
FC2
Vdd 4
OUTPUT 3
K9
K11
K17
K19
L10
L12
L14
L16
L18
M11
M13
M15
M17
M19
N10
N12
N14
N16
N18
N20
P9
P11
P13
P15
P17
P19
R10
R12
R14
R16
R18
R20
T11
T13
T15
T17
T19
U10
U12
U14
U16
U18
V11
V13
V15
V17
V19
W12
W14
W18
2
U2
2 GND
1 INH
GND
VCCINT
VCCINT
VCCINT
VCCINT
VCCINT
VCCINT
VCCINT
VCCINT
VCCINT
VCCINT
VCCINT
VCCINT
VCCINT
VCCINT
VCCINT
VCCINT
VCCINT
VCCINT
VCCINT
VCCINT
VCCINT
VCCINT
VCCINT
VCCINT
VCCINT
VCCINT
VCCINT
VCCINT
VCCINT
VCCINT
VCCINT
VCCINT
VCCINT
VCCINT
VCCINT
VCCINT
VCCINT
VCCINT
VCCINT
VCCINT
VCCINT
VCCINT
VCCINT
VCCINT
VCCINT
VCCINT
VCCINT
VCCINT
VCCINT
VCCINT
1
V33A
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
2
GND
V33A
FPGAA
AA2
AA27
AC13
AC16
AC20
AC23
AC6
AC9
AF1
AF28
AG13
AG16
AG2
AG20
AG24
AG27
AG5
AG9
B13
B16
B2
B20
B24
B27
B5
B9
C1
C28
F13
F16
F20
F23
F6
F9
H2
H27
J11
J18
K10
K12
K14
K16
K18
K20
K23
K6
L11
L13
L15
L17
L19
L9
M10
M12
M14
M16
M18
M20
N11
N13
N15
N17
N19
N2
N23
N27
N6
N9
P10
P12
P14
P16
P18
P20
R11
R13
R15
R17
R19
R9
T10
T12
T14
T16
T18
T2
T20
T23
T27
T6
U11
U13
U15
U17
U19
U9
V10
V12
V14
V16
V18
W11
W13
W15
W17
W19
W23
W6
Y11
Y18
1
OSC
GND
2
GND
Vdd 4
OUTPUT 3
1
2 GND
1 INH
2
104
1
FC1 GND
2
1
V12
V12A
V33A
VIO(B)
2
U1
V12
V12A
V33A
VIO(B)
GND
1
V33A
CN1
B
ACM022R1-SCH-A2.pdf
2
MRAM_WE
2010/09/06
TPG2
TPG3
1
1
FAN-POW
GND
GND
GND
Date:
1
Altera CycloneIII F780 FPGA board
HuMANDATA LTD.
OSAKA JAPAN
www.hdl.co.jp/en/(Global)
www.hdl.co.jp/(Japan)
A
2
3
4
6-Sep-2010
5
A
DOC. No.
File:
14:37:50
6
ACM-022
A2
Sheet
ACM022A.sch
7
of
1
8
3
1
V12
V12A
V33A
VIO(B)
H
GND
2
3
4
5
6
8
7
V12
V12A
V33A
VIO(B)
[B3]
[B1]
GND
R8 47R
CLKA
1
SDD0
SDD15
SDD1
SDD2
SDD13
SDD14
SDD11
SDD12
SDD9
SDD10
SDUDQM
SDD8
SDD4
SDD5
SDD6
SDD7
nSDCS
nSDRAS
SDBS0
SDBS1
SDLDQM
nSDWE
G
IOA[0..49]
CLKA
XNCONFIG
CLK_EXAP
CLK_EXAN
IOA[0..49]
CLKA
SDD3
nSDCAS
XNCONFIG
nSDCLKE
SDADD12
CLK_EXAP
CLK_EXAN
X_CYC_NCSO
F
SDADD[0..12]
SDD[0..15]
SDADD[0..12]
SDD[0..15]
MRAM_A[1..18]
MRAM_DQL[0..7]
MRAM_DQU[8..15]
MRAM_A[1..18]
MRAM_DQL[0..7]
MRAM_DQU[8..15]
MRAM_WE
MRAM_WE
XDATAO
X_ASDO
XNSTATUS
XDCLK
XNCONFIG
XTCK
XTDO
XTDI
XTMS
X_CYC_CE
V33A
OPT_CLK_CON0
MSEL0
MSEL1
MSEL2
MSEL3
XCONFDONE
MRAM_A6
MRAM_WE
(****)
V33A
EP3C____780FBGA
[B4]
FPGAE
J28 CLK5/DIFFCLK_2n/B6
J27
CLK4/DIFFCLK_2p/B6
K26
K25 IO/DIFFIO_R14n/B6
IO/DIFFIO_R14p/B6
J26 IO/DIFFIO_R16n/B6
J25
K28 IO/DIFFIO_R16p/B6
IO/DIFFIO_R17n/B6
K27 IO/DIFFIO_R17p/B6
L24
L23 IO/DIFFIO_R18n/B6
IO/DIFFIO_R18p/B6
L27 IO/DIFFIO_R19p/B6
L28 IO/DIFFIO_R19n/B6
M26 IO/DIFFIO_R20n/B6
M25
M28 IO/DIFFIO_R20p/B6
IO/DIFFIO_R21n/B6
M27 IO/DIFFIO_R21p/B6
N25
N26 IO/DIFFIO_R22p/B6
IO/DIFFIO_R22n/B6
L25
L26 IO/B6
IO/B6
D26 IO/DIFFIO_R8p/B6
E27 IO/DIFFIO_R12p/B6
H24
F26 IO/DIFFIO_R4n/B6
IO/DIFFIO_R10p/B6
H26 IO/DIFFIO_R11n/B6
J22 IO/VREFB6N0/B6
M21 IO/VREFB6N1/B6
N21
IO/VREFB6N2/B6
C27
D27 IO/PADD20/DIFFIO_R8n/B6
IO/PADD21/DIFFIO_R9p/B6
D28 IO/PADD22/DIFFIO_R9n/B6
E28
IO/PADD23/DIFFIO_R12n/B6
F28 IO/nAVD/DIFFIO_R13n/B6
F27
G28 IO/RDY/DIFFIO_R13p/B6
IO/nWE/DIFFIO_R15n/B6
G27 IO/nOE/DIFFIO_R15p/B6
N22 MSEL0/B6
P23
M22 MSEL1/B6
P22 MSEL2/B6
MSEL3/B6
P24 CONF_DONE/B6
P25
P26 IO/CRC_ERROR/DIFFIO_R24p/B6
IO/INIT_DONE/DIFFIO_R24n/B6
P27 IO/CLKUSR/DIFFIO_R23p/B6
P28
IO/nCEO/DIFFIO_R23n/B6
B28 VCCIO6 VCCO6/IO/DIFFIO_R7p/B6/NC L21
H28 VCCIO6
K24 VCCIO6
N24
N28 VCCIO6
VCCIO6
FPGAB
J1
J2 CLK1/DIFFCLK_0n/B1
CLK0/DIFFCLK_0p/B1
C2 IO/DIFFIO_L1n/B1
D3 IO/DIFFIO_L1p/B1
D1
D2 IO/DIFFIO_L2n/B1
IO/DIFFIO_L2p/B1
F3
E3 IO/DIFFIO_L4n/B1
F5 IO/DIFFIO_L4p/B1
IO/DIFFIO_L5p/B1
G3 IO/DIFFIO_L6n/B1
G4 IO/DIFFIO_L6p/B1
H3 IO/DIFFIO_L7n/B1
H4
J3 IO/DIFFIO_L7p/B1
IO/DIFFIO_L10n/B1
J4 IO/DIFFIO_L10p/B1
F1
F2 IO/DIFFIO_L9n/B1
IO/DIFFIO_L9p/B1
G1 IO/DIFFIO_L11n/B1
G2
M1 IO/DIFFIO_L11p/B1
IO/DIFFIO_L23n/B1
M2 IO/DIFFIO_L23p/B1
P1 IO/DIFFIO_L24n/B1
P2 IO/DIFFIO_L24p/B1
K1
K2 IO/DIFFIO_L12n/B1
IO/DIFFIO_L12p/B1
H5
H6 IO/B1
IO/B1
G5
E1 IO/DIFFIO_L3n/B1
L1 IO/DIFFIO_L8n/B1
H7 IO/DIFFIO_L22n/B1
IO/VREFB1N0/B1
L5
M5 IO/VREFB1N1/B1
IO/VREFB1N2/B1
E2
G6 IO/FLASH_nCE, nCSO/DIFFIO_L8p/B1
N7 IO/nRESET/DIFFIO_L3p/B1
IO/DATA0/B1
F4
ASDO/DIFFIO_L5n/B1
M6 IO/DATA1,
nSTATUS/B1
P3 DCLK/B1
P4
nCONFIG/B1
P5 TCK/B1
P6 TDO/B1
P7
P8 TDI/B1
TMS/B1
R8 nCE/B1
K8
VCCO1/IO/DIFFIO_L18p/B1/NC
B1 VCCIO1
K5 VCCIO1
H1 VCCIO1
N1 VCCIO1
N5
VCCIO1
[B6]
FPGAG
FPGAD
AH15 CLK12/DIFFCLK_7n/B4
AG15
CLK13/DIFFCLK_7p/B4
CLK_EXAN
CLK_EXAP
AF23 1
IO/PLL4_CLKOUTn/B4 AE23 1
IO/PLL4_CLKOUTp/B4
AD15
AC15
AF15
AE15
AH17
AG17
AB16
AA16
AF17
AE17
AH18
AG18
AH19
AG19
AD17
AH21
AG21
AF18
AE18
AH22
AG22
AH23
AG23
AF19
AE19
AF25
AF24
AF20
AE20
AF21
AE21
AF26
AE25
AH25
AG25
AH26
AG26
OPT_CLK_CON1
IOA26
IOA27
IOA29
IOA28
IOA31
IOA30
IOA35
IOA34
IOA41
IOA40
IOA33
IOA32
IOA43
IOA42
IOA45
IOA44
IOA37
IOA36
IOA39
IOA38
MRAM_A15
IOA47
IOA46
IOA48
IOA49
AF16
AE16
AC17
AD18
AD24
AE24
AF22
MRAM_DQU10
MRAM_A14
EP3C____780FBGA
E
V33A
IO/PLL1_CLKOUTn/B3 AF5
AE5
IO/PLL1_CLKOUTp/B3
P3
P4
IO/DIFFIO_B31n/B4
IO/DIFFIO_B31p/B4
IO/DIFFIO_B32n/B4
IO/DIFFIO_B32p/B4
IO/DIFFIO_B33n/B4
IO/DIFFIO_B33p/B4
IO/DIFFIO_B35n/B4
IO/DIFFIO_B35p/B4
IO/DIFFIO_B36n/B4
IO/DIFFIO_B36p/B4
IO/DIFFIO_B37n/B4
IO/DIFFIO_B37p/B4
IO/DIFFIO_B38n/B4
IO/DIFFIO_B38p/B4
IO/DIFFIO_B39n/B4
IO/DIFFIO_B40n/B4
IO/DIFFIO_B40p/B4
IO/DIFFIO_B41n/B4
IO/DIFFIO_B41p/B4
IO/DIFFIO_B42n/B4
IO/DIFFIO_B42p/B4
IO/DIFFIO_B43n/B4
IO/DIFFIO_B43p/B4
IO/DIFFIO_B44n/B4
IO/DIFFIO_B44p/B4
IO/DIFFIO_B45n/B4
IO/DIFFIO_B45p/B4
IO/DIFFIO_B46n/B4
IO/DIFFIO_B46p/B4
IO/DIFFIO_B47n/B4
IO/DIFFIO_B47p/B4
IO/DIFFIO_B48n/B4
IO/DIFFIO_B48p/B4
IO/DIFFIO_B49n/B4
IO/DIFFIO_B49p/B4
IO/DIFFIO_B59n/B4
IO/DIFFIO_B59p/B4
IOA11
IOA10
IOA7
IOA6
IOA13
IOA12
IOA15
IOA14
IOA17
IOA16
IOA25
IOA24
IOA21
IOA20
IOA19
IOA18
IOA23
IOA22
AE6
AD5
AF4
AD4
AG3
AE4
AF3
AH3
AH4
AG4
AC7
AD8
AH6
AG6
AB8
AB9
AH7
AG7
AC8
AB7
AA10
AA8
AH8
AG8
AF7
AE7
AF8
AE8
AF10
AE10
AH10
AG10
AF12
AE12
AF11
AE11
AH11
AG11
AH12
AG12
PSW0
AE13
IOA0
IOA1
IOA3
IOA2
IOA5
IOA4
IOA9
IOA8
IO/DIFFIO_B34n/B4
IO/DIFFIO_B34p/B4
IO/DIFFIO_B39p/B4
IO/B4
IO/B4
IO/DIFFIO_B54n/B4
IO/DIFFIO_B52n/B4
AD7
AD10
AE9
AF6
AF9
ULED0
AA17 IO/RUP2/B4
AB17 IO/RDN2/B4
AA15 IO/VREFB4N2/B4
AC18
IO/VREFB4N1/B4
VCCO4/IO/DIFFIO_B51n/B4/NC Y16
AA18 VCCIO4
AD16
VCCIO4
AD20 VCCIO4
AD23 VCCIO4
AH16
AH20 VCCIO4
AH24 VCCIO4
AH27 VCCIO4
VCCIO4
(****)
H
AH14 CLK14/DIFFCLK_6n/B3
AG14 CLK15/DIFFCLK_6p/B3
(****)
V33A
EP3C____780FBGA
SDDCLK_O
IO/DIFFIO_B1n/B3
IO/DIFFIO_B1p/B3
IO/DIFFIO_B2n/B3
IO/DIFFIO_B2p/B3
IO/DIFFIO_B3n/B3
IO/DIFFIO_B3p/B3
IO/DIFFIO_B4n/B3
IO/DIFFIO_B4p/B3
IO/DIFFIO_B5n/B3
IO/DIFFIO_B5p/B3
IO/DIFFIO_B6n/B3
IO/DIFFIO_B6p/B3
IO/DIFFIO_B7n/B3
IO/DIFFIO_B7p/B3
IO/DIFFIO_B8n/B3
IO/DIFFIO_B8p/B3
IO/DIFFIO_B9n/B3
IO/DIFFIO_B9p/B3
IO/DIFFIO_B10n/B3
IO/DIFFIO_B10p/B3
IO/DIFFIO_B11n/B3
IO/DIFFIO_B11p/B3
IO/DIFFIO_B12n/B3
IO/DIFFIO_B12p/B3
IO/DIFFIO_B13n/B3
IO/DIFFIO_B13p/B3
IO/DIFFIO_B14n/B3
IO/DIFFIO_B14p/B3
IO/DIFFIO_B15n/B3
IO/DIFFIO_B15p/B3
IO/DIFFIO_B16n/B3
IO/DIFFIO_B16p/B3
IO/DIFFIO_B17n/B3
IO/DIFFIO_B17p/B3
IO/DIFFIO_B18n/B3
IO/DIFFIO_B18p/B3
IO/DIFFIO_B20n/B3
IO/DIFFIO_B20p/B3
IO/DIFFIO_B28n/B3
IO/DIFFIO_B28p/B3
G
F
IO/DIFFIO_B21p/B3
IO/B3
IO/B3
IO/B3
IO/B3
IO/B3
Y10
AB13 IO/VREFB3N2/B3
IO/VREFB3N0/B3
AB11 IO/VREFB3N1/B3
AB10 (****)
AD6VCCO3/IO/DIFFIO_B19p/B3/NC
VCCIO3
AD9
AD13 VCCIO3
AA11 VCCIO3
AH2 VCCIO3
AH5 VCCIO3
VCCIO3
AH9
AH13 VCCIO3
VCCIO3
E
EP3C____780FBGA
V33A
D
D
16
15
14
13
12
11
10
9
8-152
2
V33A
104
GND
6 1Y
4 2Y
SN74LVC2G17
V33A
JTAG
U7
1A 1
2A 3
RM6
CNTDI
5
6
7
8
1
3
5
7
9
4
3
2
1
CN2
1
3
5
7
9
1
V33A
2
4
6
8
10
2
4
6
8
10
SW2
2
1
102
GND
VCC
V33A
N.C.
GND
R19
2
R20
2
102
2
ULED0
GND
RED
DIL 10pin
1
GND
16
WE
CAS 17
18
RAS 19
CS
37
CLKE 38
CLK
GND
2
3
4
CM21
3
CM20
2X104
2X104
GND
4
2X104
V33A
1
3
CM19
GND
V33A
2
2X104
CM17
2X104
GND
V33A
1
CM18
1
3
4
GND
V33A
GND
2
4
2
4
2
GND
SDADD0
SDADD1
SDADD2
SDADD3
SDADD4
SDADD5
SDADD6
SDADD7
SDADD8
SDADD9
SDADD10
SDADD11
SDADD12
2X104
4
23
24
25
26
29
30
31
32
33
34
22
35
36
1
3
1
3
1
6
12 GNDQ
GNDQ
LED3
1
3
9 VDDQ
VDDQ
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
20
BS0 21
BS1
15
(LDQM)
UDQM/DQM 39
GND
TACTSW1
1
DQ0
(DQ1)
DQ2/DQ1
(DQ3)
DQ4/DQ2
(DQ5)
DQ6/DQ3
(DQ7)
(DQ8)
DQ9/DQ4
(DQ10)
DQ11/DQ5
(DQ12)
DQ13/DQ6
(DQ14)
DQ15/DQ7
V33A
CM16
GND
C
V33A
SDBS0
SDBS1
SDLDQM
SDUDQM
R16
R17
472
472
nSDWE
nSDCAS
nSDRAS
These pins are connected to VCCIO.
You need to set them as INPUT.
(****)
nSDCS
nSDCLKE
SDDCLK_O
MT48LC16M16
B
R18
V33A
102
GND
FC9
2
4
3
2
1
1
5
6
7
8
TCK
TDO ->
TMS
TDI
4-47R
RM5
XTDI
XTCK
XTMS
V33A
FC8
GND
B
GND
SW DIP-4S
PSW0
V 5
X_ASDO
CNTDI
CNTMS
4-472
[CONF_DONE]
V33A
2 G
1
2
3
4
5
6
7
8
XDCLK
LED
GND
8-222
RM3
LED2
V33A
2
4
5
7
8
10
11
13
42
44
45
47
48
50
51
53
SDD0
SDD1
SDD2
SDD3
SDD4
SDD5
SDD6
SDD7
SDD8
SDD9
SDD10
SDD11
SDD12
SDD13
SDD14
SDD15
2
R15 471
1
1
9
10
11
12
13
14
15
16
5
6
7
8
1
RM2
2
C
8
7
6
5
4
3
2
1
4
3
2
1
MSEL3
MSEL2
MSEL1
MSEL0
3
103
X_ROMnCS
XTDI
XTDO
XTMS
XDATAO
XNCONFIG
XCONFDONE
XNSTATUS
SW1
1
2
3
4
1
GND
V12 V33A
CM15
2X104
4
1
->
->
R14
->
2
SD-RAM
2
V25 RM4
8
7
6
5
EPCS64SI16N
X_CYC_CE
U6
3
101
V33A
CM14
2X104
GND
V33A
1
X_ROMnCS
XDATAO
V33A
V33A
4
1
XDCLK
X_ASDO
2
R13
16
15
14
13
12
11
10
9
1
2
DCLK
ASDI
N.C
N.C
N.C
N.C
GND
VCC
52
46
54
41
28
X_CYC_NCSO
VCC
VCC
N.C
N.C
N.C
N.C
nCS
DATA
1
GND
1
2
3
4
5
6
7
8
VDD 49
VDD 43
VDD 27
14
VDD 1
VDD
2
104 V33A
GND
GND
GND
GND
GND
1
U5
FC7
104
V33A
SN74LVC2G17
GND
ACM022R1-SCH-A2.pdf
V 5
GND
6 1Y
4 2Y
U8
1A 1
2A 3
2 G
4-47R
CNTMS
XTDO
2010/09/06
GND
Altera CycloneIII F780 FPGA board
HuMANDATA LTD.
OSAKA JAPAN
www.hdl.co.jp/en/(Global)
www.hdl.co.jp/(Japan)
A
Date:
1
2
3
4
6-Sep-2010
5
A
DOC. No.
File:
14:37:50
6
ACM-022
A2
Sheet
FPGA1.sch
7
of
2
8
3
Option
1 R24
1
VIO(B)
GND
F19
E19
F22
G17
G15
R25 Option
VREFB
1
1
(****)
1
1
EP3C____780FBGA
1
IOB41
IOB40
IOB31
IOB30
IOB27
IOB26
IOB34
IOB35
RT17
RT18
RT19
RT22
IOB29
IOB28
RT23
EP3C____780FBGA
E
VIO(B)
V33A
GND
MRAM_DQL4
MRAM_DQL5
MRAM_DQL6
MRAM_DQL7
MRAM_WE
MRAM_A6
MRAM_A7
MRAM_A8
MRAM_A9
MRAM_A10
VCCIO7
VCCO7/IO/DIFFIO_T34p/B7/NC J15
VCCIO7
VCCIO7
VCCIO7
VCCIO7
VCCIO7
VCCIO7
VCCIO7
IOB12 1
RT21
RT24
1
RT25
IOB19
IOB18
IOB16
IOB8
IOB4
IOB14
IOB13
IOB7
IOB6
IOB2
(****)
VIO(B)
F
(****)
E
1
2 12
3 3
EP3C____780FBGA
VIO(B)
VREFB
VIO(B)
VIO(B)
VIO(B)
VREFB
2X104
R29
TP4
Option
GND
MRAM_DQU11 V33A
CM24
2X104
GND
GND
VIO(B)
VIO(B)
CM26
3
CM22
1
VIO(B)
TTL-SIO
2X104
CM28
2X104
GND
4
1
R28 101
A16
A20
A24
A27
E16
E20
E23
H18
1
1
MRAM_A18
MRAM_A17
MRAM_A16
MRAM_OE
MRAM_BE1
MRAM_BE0
MRAM_DQU15
MRAM_DQU14
MRAM_DQU13
MRAM_DQU12
IO/DIFFIO_T53n/B7
IO/PADD0/DIFFIO_T53p/B7
IO/PADD1/DIFFIO_T50n/B7
IO/PADD2/DIFFIO_T50p/B7
IO/PADD3/DIFFIO_T46n/B7
IO/PADD4/DIFFIO_T46p/B7
IO/PADD5/DIFFIO_T45n/B7
IO/PADD6/DIFFIO_T45p/B7
IO/PADD7/DIFFIO_T44n/B7
IO/PADD8/DIFFIO_T44p/B7
IO/PADD9/DIFFIO_T36n/B7
IO/PADD10/DIFFIO_T36p/B7
IO/PADD11/DIFFIO_T35n/B7
IO/PADD12/DIFFIO_T35p/B7
IO/PADD13/DIFFIO_T32n/B7
IO/PADD14/DIFFIO_T32p/B7
IOB17
RT20
2
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
IOB16 1
A22
B22
C18
D18
C17
D17
A19
B19
A18
B18
C16
D16
A17
B17
C15
D15
GND
D
R30
Option
MRAM_DQU10
MRAM_DQU9
MRAM_DQU8
1
D
A17
A16
A15
G#
UB#
LB#
DQU15
DQU14
DQU13
DQU12
VSS
VDD
DQU11
DQU10
DQU9
DQU8
DC
A14
A13
A12
A11
A10
IOB24
GND
CM23
2X104
MRAM_A15
MRAM_A14
MRAM_A13
MRAM_A12
MRAM_A11
2
MRAM_DQL0
MRAM_DQL1
MRAM_DQL2
MRAM_DQL3
A0
A1
A2
A3
A4
E#
DQL0
DQL1
DQL2
DQL3
VDD
VSS
DQL4
DQL5
DQL6
DQL7
W#
A5
A6
A7
A8
A9
1
VREFB
IO/RUP4/B7
IO/RDN4/B7
IO/VREFB7N0/B7
IO/VREFB7N1/B7
IO/VREFB7N2/B7
1
MRAM_CE
1
472
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
MRAM_A1
MRAM_A2
MRAM_A3
MRAM_A4
MRAM_A5
R26 101
D_TXD
GND
D_RXD
C6
E4 IO/B8
IO/DIFFIO_T1n/B8
D6 IO/DIFFIO_T8p/B8
G14 IO/VREFB8N0/B8
G12
G9 IO/VREFB8N1/B8
IO/VREFB8N2/B8
D14
C12 IO/PADD15/DIFFIO_T30p/B8
IO/PADD16/DIFFIO_T29n/B8
D12 IO/PADD17/DIFFIO_T29p/B8
A10
G13 IO/PADD18/DIFFIO_T23n/B8
IO/PADD19/DIFFIO_T22n/B8
A11 IO/DATA2/DIFFIO_T25n/B8
B11 IO/DATA3/DIFFIO_T25p/B8
B10
B7 IO/DATA4/DIFFIO_T23p/B8
IO/DATA5/DIFFIO_T18p/B8
B6
C11 IO/DATA6/DIFFIO_T17p/B8
D9 IO/DATA7/DIFFIO_T15n/B8
IO/DATA8/DIFFIO_T14p/B8
A8
C7 IO/DATA9/DIFFIO_T11n/B8
D7 IO/DATA10/DIFFIO_T9n/B8
IO/DATA11/DIFFIO_T9p/B8
B4
F12 IO/DATA12/DIFFIO_T4p/B8
IO/DATA13/DIFFIO_T20p/B8
E12 IO/DATA14/DIFFIO_T20n/B8
H13
IO/DATA15/DIFFIO_T22p/B8
VCCO8/IO/DIFFIO_T24n/B8/NC J13
A2 VCCIO8
A5
A9 VCCIO8
VCCIO8
A13 VCCIO8
E6
E9 VCCIO8
H11 VCCIO8
E13 VCCIO8
VCCIO8
EP3C____780FBGA
1
R27
U9
CN3
RT16
IOB21
IOB20
IOB25
IOB23
IOB22
G
VREFB
VIO(B)
VREFB
1
V33A
1
B25 IO/B7
C21 IO/B7
E15 IO/DIFFIO_T33p/B7
E17
IO/DIFFIO_T38p/B7
R5
AB3 IO/B2
IO/B2
U7
U8 IO/RUP1/B2
IO/RDN1/B2
T7 IO/VREFB2N0/B2
T8
AB4 IO/VREFB2N1/B2
IO/VREFB2N2/B2
VCCO2/IO/B2/NC W7
T1 VCCIO2
T5
VCCIO2
W5 VCCIO2
AA1 VCCIO2
AG1
VCCIO2
RT15
RT13
2
V33A
1
IOB24 1
GND
CM25
2X104
GND
CM27
3
VCCIO5
VCCIO5
VCCIO5
VCCIO5
VCCIO5
(****)
IOB5
IOB9
RT11
RT12
1
VCCO5/IO/B5/NC
U21
1
1
P7
P8
2X104
CM29
2X104
GND
4
V33A
T24
T28
W24
AA28
AG28
IO/RUP3/B5
IO/RDN3/B5
IO/VREFB5N1/B5
IO/VREFB5N2/B5
IOB4
IOB8
RT14
RT10
2
AA22
AB23
U23
AA24
1
IOB14 1
3
AF27 IO/DIFFIO_R50n/B5
T25 IO/DIFFIO_R30p/B5
MRAM_A11
IOB49
IOB48
RT9
RT3
1
F
1
1
1
1
IO/DIFFIO_T2n/B8
IO/DIFFIO_T2p/B8
IO/DIFFIO_T3n/B8
IO/DIFFIO_T3p/B8
IO/DIFFIO_T4n/B8
IO/DIFFIO_T10n/B8
IO/DIFFIO_T10p/B8
IO/DIFFIO_T11p/B8
IO/DIFFIO_T14n/B8
IO/DIFFIO_T15p/B8
IO/DIFFIO_T17n/B8
IO/DIFFIO_T18n/B8
IO/DIFFIO_T19n/B8
IO/DIFFIO_T19p/B8
IO/DIFFIO_T21n/B8
IO/DIFFIO_T21p/B8
IO/DIFFIO_T26n/B8
IO/DIFFIO_T26p/B8
IO/DIFFIO_T27n/B8
IO/DIFFIO_T27p/B8
IO/DIFFIO_T30n/B8
IO/DIFFIO_T31n/B8
IO/DIFFIO_T31p/B8
4
MRAM_DQL5
MRAM_DQL4
D_RXD
D_TXD
RT8
IOB2
RT4
2
MRAM_DQU9
MRAM_DQU8
MRAM_A13
MRAM_A12
MRAM_DQU11
MRAM_DQU15
MRAM_DQU14
RT7
1
1
C4
D4
B3
A3
A4
C8
D8
B8
C9
D11
A6
A7
E11
F11
C10
D10
F14
E14
A12
B12
C14
C13
D13
IOB0
IOB1
IOB3
IOB11
IOB10
IOB12
IOB15
3
MRAM_A[1..18]
MRAM_DQL[0..7]
MRAM_DQU[8..15]
MRAM_WE
1
IO/DIFFIO_T47n/B7
IO/DIFFIO_T47p/B7
IO/DIFFIO_T49n/B7
IO/DIFFIO_T49p/B7
IO/DIFFIO_T51n/B7
IO/DIFFIO_T51p/B7
IO/DIFFIO_T52n/B7
IO/DIFFIO_T52p/B7
IO/DIFFIO_T54n/B7
IO/DIFFIO_T54p/B7
IO/DIFFIO_T55n/B7
IO/DIFFIO_T55p/B7
IO/DIFFIO_T56n/B7
IO/DIFFIO_T56p/B7
IO/DIFFIO_T57n/B7
IO/DIFFIO_T57p/B7
IO/DIFFIO_T58n/B7
IO/DIFFIO_T58p/B7
IO/DIFFIO_T59n/B7
IO/DIFFIO_T59p/B7
IO/DIFFIO_T60n/B7
IO/DIFFIO_T60p/B7
IO/DIFFIO_T61n/B7
IO/DIFFIO_T61p/B7
1
MRAM_A[1..18]
MRAM_DQL[0..7]
MRAM_DQU[8..15]
MRAM_WE
OPT_CLK_CON3
IOB45
IOB44
IOB43
IOB42
IOB46
IOB47
RT6
H
C5
IO/PLL3_CLKOUTn/B8 D5
IO/PLL3_CLKOUTp/B8
4
SDADD[0..12]
SDD[0..15]
1
P5
P6
2
SDADD[0..12]
SDD[0..15]
MRAM_A5
MRAM_A1
MRAM_A2
MRAM_BE1
MRAM_BE0
MRAM_A18
MRAM_A17
MRAM_A16
MRAM_OE
MRAM_DQU13
MRAM_DQU12
MRAM_CE
RT5
1
1
3
OPT_CLK_CON2
IOB39
IOB38
FPGAI
A14
B14 CLK10/DIFFCLK_4n/B8
CLK11/DIFFCLK_4p/B8
CLK_EXBN
CLK_EXBP
1
CLK_EXBP
CLK_EXBN
RT2
1
C19
D19
C20
D20
E18
F18
A21
B21
C22
D21
C24
D24
A23
B23
D25
C25
E21
F21
A26
A25
D22
E22
C26
B26
IOB33
IOB32
IOB37
IOB36
RT1
1
A15
B15 CLK8/DIFFCLK_5n/B7
CLK9/DIFFCLK_5p/B7
IO/PLL2_CLKOUTn/B7 C23
D23
IO/PLL2_CLKOUTp/B7
4
CLKB
CLK_EXBP
CLK_EXBN
SDADD3
SDADD4
1
FPGAH
1
3
CLKB
SDADD10
SDADD0
SDADD7
SDADD5
SDADD11
SDADD9
SDADD6
SDADD8
SDADD1
SDADD2
R23 47R
CLKB
1
IOB[0..49]
Y1
Y2 CLK3/DIFFCLK_1n/B2
CLK2/DIFFCLK_1p/B2
R1
R2 IO/DIFFIO_L25n/B2
U4 IO/DIFFIO_L25p/B2
U3 IO/DIFFIO_L27n/B2
IO/DIFFIO_L27p/B2
R3 IO/DIFFIO_L28p/B2
R4
T3 IO/DIFFIO_L28n/B2
IO/DIFFIO_L29n/B2
T4 IO/DIFFIO_L29p/B2
U1
U2 IO/DIFFIO_L30n/B2
IO/DIFFIO_L30p/B2
V3 IO/DIFFIO_L31n/B2
V4 IO/DIFFIO_L31p/B2
V1 IO/DIFFIO_L32n/B2
V2
AB1 IO/DIFFIO_L32p/B2
IO/DIFFIO_L33n/B2
AB2 IO/DIFFIO_L33p/B2
W1
W2 IO/DIFFIO_L34n/B2
IO/DIFFIO_L34p/B2
U5 IO/DIFFIO_L35n/B2
U6
Y3 IO/DIFFIO_L35p/B2
IO/DIFFIO_L36n/B2
Y4
AC1 IO/DIFFIO_L36p/B2
IO/DIFFIO_L37n/B2
AC2 IO/DIFFIO_L37p/B2
AD3
AC3 IO/DIFFIO_L38n/B2
IO/DIFFIO_L38p/B2
AD1 IO/DIFFIO_L39n/B2
AD2
AA3 IO/DIFFIO_L39p/B2
IO/DIFFIO_L40n/B2
AA4 IO/DIFFIO_L40p/B2
AE1
AE2 IO/DIFFIO_L41n/B2
AF2 IO/DIFFIO_L41p/B2
AE3 IO/DIFFIO_L48n/B2
IO/DIFFIO_L48p/B2
4
G
IOB[0..49]
MRAM_DQL7
MRAM_DQL6
MRAM_DQL2
MRAM_DQL1
MRAM_DQL0
MRAM_DQL3
MRAM_A3
MRAM_A4
FPGAC
Y28
Y27 CLK7/DIFFCLK_3n/B5
CLK6/DIFFCLK_3p/B5
R28
R27 IO/DIFFIO_R27n/B5
R26 IO/DIFFIO_R27p/B5
R25 IO/DIFFIO_R28n/B5
IO/DIFFIO_R28p/B5
T22 IO/DEV_OE/DIFFIO_R29n/B5
T21
U26 IO/DEV_CLRn/DIFFIO_R29p/B5
IO/DIFFIO_R33n/B5
U25 IO/DIFFIO_R33p/B5
V26
V25 IO/DIFFIO_R37n/B5
IO/DIFFIO_R37p/B5
V28 IO/DIFFIO_R38n/B5
V27 IO/DIFFIO_R38p/B5
W27 IO/DIFFIO_R39n/B5
W28
W26 IO/DIFFIO_R39p/B5
IO/DIFFIO_R40n/B5
W25 IO/DIFFIO_R40p/B5
Y26
Y25 IO/DIFFIO_R41n/B5
IO/DIFFIO_R41p/B5
AB28 IO/DIFFIO_R42n/B5
AB27
AA26 IO/DIFFIO_R42p/B5
IO/DIFFIO_R43n/B5
AA25 IO/DIFFIO_R43p/B5
AB26 IO/DIFFIO_R44n/B5
AB25 IO/DIFFIO_R44p/B5
AC28
AC27 IO/DIFFIO_R45n/B5
IO/DIFFIO_R45p/B5
Y24 IO/DIFFIO_R46n/B5
Y23
AD28 IO/DIFFIO_R46p/B5
IO/DIFFIO_R47n/B5
AD27 IO/DIFFIO_R47p/B5
AE28
AE27 IO/DIFFIO_R48n/B5
AD26 IO/DIFFIO_R48p/B5
AC26 IO/DIFFIO_R49n/B5
IO/DIFFIO_R49p/B5
AC25 IO/DIFFIO_R51n/B5
AC24
U28 IO/DIFFIO_R51p/B5
IO/DIFFIO_R32n/B5
U27 IO/DIFFIO_R32p/B5
AB24 IO/B5
2
MRAM_A9
MRAM_A10
MRAM_A7
MRAM_A8
8
7
[B2]
FPGAF
GND
6
2
[B5]
5
3
GND
V12
V12A
V33A
VIO(B)
4
4
H
3
3
V12
V12A
V33A
VIO(B)
2
4
1
GND
MR2A16A
C
C
These pins are connected to VCCIO.
You need to set them as INPUT.
E5
G7
F7
G8
H8
E8
F8
E7
H10
J10
F10
G10
J12
G11
H12
H14
J14
C3
E10
FPGAJ
B
EP3C____780FBGA
IO/DIFFIO_B50n/B4/NC
IO/DIFFIO_B50p/B4/NC
IO/DIFFIO_B51p/B4/NC
IO/DIFFIO_B52p/B4/NC
IO/DIFFIO_B53n/B4/NC
IO/DIFFIO_B53p/B4/NC
IO/DIFFIO_B54p/B4/NC
IO/DIFFIO_B55n/B4/NC
IO/DIFFIO_B55p/B4/NC
IO/DIFFIO_B56n/B4/NC
IO/DIFFIO_B56p/B4/NC
IO/DIFFIO_B57n/B4/NC
IO/DIFFIO_B57p/B4/NC
IO/DIFFIO_B58n/B4/NC
IO/DIFFIO_B58p/B4/NC
IO/B4/NC
IO/B4/NC
IO/VREFB4N0/B4/NC
ACM022R1-SCH-A2.pdf
2010/09/06
Date:
1
2
3
Altera CycloneIII F780 FPGA board
HuMANDATA LTD.
OSAKA JAPAN
www.hdl.co.jp/en/(Global)
www.hdl.co.jp/(Japan)
AD19
AC19
Y17
AE22
AB18
AB19
AD25
AD21
AC21
AA19
Y19
AB21
AB22
AD22
AC22
AB15
AA21
AB20
AC10
AF13
AB12
AC12
AF14
AE14
AD11
AC11
AA12
Y12
AA13
Y13
AB14
AA14
AD14
AC14
Y15
Y14
AD12
IO/DIFFIO_B19n/B3/NC
IO/DIFFIO_B21n/B3/NC
IO/DIFFIO_B22n/B3/NC
IO/DIFFIO_B22p/B3/NC
IO/DIFFIO_B23n/B3/NC
IO/DIFFIO_B23p/B3/NC
IO/DIFFIO_B24n/B3/NC
IO/DIFFIO_B24p/B3/NC
IO/DIFFIO_B25n/B3/NC
IO/DIFFIO_B25p/B3/NC
IO/DIFFIO_B26n/B3/NC
IO/DIFFIO_B26p/B3/NC
IO/DIFFIO_B27n/B3/NC
IO/DIFFIO_B27p/B3/NC
IO/DIFFIO_B29n/B3/NC
IO/DIFFIO_B29p/B3/NC
IO/DIFFIO_B30n/B3/NC
IO/DIFFIO_B30p/B3/NC
IO/B3/NC
IO/DIFFIO_T1p/B8/NC
IO/DIFFIO_T5n/B8/NC
IO/DIFFIO_T5p/B8/NC
IO/DIFFIO_T6n/B8/NC
IO/DIFFIO_T6p/B8/NC
IO/DIFFIO_T7n/B8/NC
IO/DIFFIO_T7p/B8/NC
IO/DIFFIO_T8n/B8/NC
IO/DIFFIO_T12n/B8/NC
IO/DIFFIO_T12p/B8/NC
IO/DIFFIO_T13n/B8/NC
IO/DIFFIO_T13p/B8/NC
IO/DIFFIO_T24p/B8/NC
IO/DIFFIO_T16n/B8/NC
IO/DIFFIO_T16p/B8/NC
IO/DIFFIO_T28n/B8/NC
IO/DIFFIO_T28p/B8/NC
IO/B8/NC
IO/B8/NC
F15
H15
J16
H16
F17
G16
H17
G19
G18
H21
G22
H19
J19
G20
G21
E24
E25
J17
IO/DIFFIO_T33n/B7/NC
IO/DIFFIO_T34n/B7/NC
IO/DIFFIO_T37n/B7/NC
IO/DIFFIO_T37p/B7/NC
IO/DIFFIO_T38n/B7/NC
IO/DIFFIO_T39n/B7/NC
IO/DIFFIO_T39p/B7/NC
IO/DIFFIO_T40n/B7/NC
IO/DIFFIO_T40p/B7/NC
IO/DIFFIO_T41n/B7/NC
IO/DIFFIO_T41p/B7/NC
IO/DIFFIO_T42n/B7/NC
IO/DIFFIO_T42p/B7/NC
IO/DIFFIO_T43n/B7/NC
IO/DIFFIO_T43p/B7/NC
IO/DIFFIO_T48n/B7/NC
IO/DIFFIO_T48p/B7/NC
IO/B7/NC
G24
G23
F25
F24
G26
G25
H23
K22
K21
J24
J23
L22
E26
H25
H22
M23
M24
IO/DIFFIO_R1n/B6/NC
IO/DIFFIO_R1p/B6/NC
IO/DIFFIO_R2n/B6/NC
IO/DIFFIO_R2p/B6/NC
IO/DIFFIO_R3n/B6/NC
IO/DIFFIO_R3p/B6/NC
IO/DIFFIO_R4p/B6/NC
IO/DIFFIO_R5n/B6/NC
IO/DIFFIO_R5p/B6/NC
IO/DIFFIO_R6n/B6/NC
IO/DIFFIO_R6p/B6/NC
IO/DIFFIO_R7n/B6/NC
IO/DIFFIO_R10n/B6/NC
IO/DIFFIO_R11p/B6/NC
IO/B6/NC
IO/B6/NC
IO/B6/NC
IO/DIFFIO_L42n/B2/NC
IO/DIFFIO_L42p/B2/NC
IO/DIFFIO_L43n/B2/NC
IO/DIFFIO_L43p/B2/NC
IO/DIFFIO_L44n/B2/NC
IO/DIFFIO_L44p/B2/NC
IO/DIFFIO_L45n/B2/NC
IO/DIFFIO_L45p/B2/NC
IO/DIFFIO_L46n/B2/NC
IO/DIFFIO_L46p/B2/NC
IO/DIFFIO_L47n/B2/NC
IO/DIFFIO_L47p/B2/NC
IO/DIFFIO_L49n/B2/NC
IO/DIFFIO_L49p/B2/NC
IO/DIFFIO_L50n/B2/NC
IO/DIFFIO_L50p/B2/NC
IO/B2/NC
IO/DIFFIO_L26n/B2/NC
IO/DIFFIO_L26p/B2/NC
V5
V6
V7
V8
W3
W4
Y5
Y6
Y7
W8
AA5
AA6
AC4
AC5
AB5
AB6
AA7
R6
R7
IO/DIFFIO_L13n/B1/NC
IO/DIFFIO_L13p/B1/NC
IO/DIFFIO_L14n/B1/NC
IO/DIFFIO_L14p/B1/NC
IO/DIFFIO_L15n/B1/NC
IO/DIFFIO_L15p/B1/NC
IO/DIFFIO_L16n/B1/NC
IO/DIFFIO_L16p/B1/NC
IO/DIFFIO_L17n/B1/NC
IO/DIFFIO_L17p/B1/NC
IO/DIFFIO_L18n/B1/NC
IO/DIFFIO_L19n/B1/NC
IO/DIFFIO_L19p/B1/NC
IO/DIFFIO_L20n/B1/NC
IO/DIFFIO_L20p/B1/NC
IO/DIFFIO_L21n/B1/NC
IO/DIFFIO_L21p/B1/NC
IO/DIFFIO_L22p/B1/NC
IO/B1/NC
A
K3
K4
L3
L4
M3
M4
J5
J6
K7
J7
L8
L6
L7
N3
N4
M7
M8
L2
N8
B
IO/DIFFIO_R25n/B5/NC
IO/DIFFIO_R25p/B5/NC
IO/DIFFIO_R26n/B5/NC
IO/DIFFIO_R26p/B5/NC
IO/DIFFIO_R30n/B5/NC
IO/DIFFIO_R31n/B5/NC
IO/DIFFIO_R31p/B5/NC
IO/DIFFIO_R34n/B5/NC
IO/DIFFIO_R34p/B5/NC
IO/DIFFIO_R35n/B5/NC
IO/DIFFIO_R35p/B5/NC
IO/DIFFIO_R36n/B5/NC
IO/DIFFIO_R36p/B5/NC
IO/DIFFIO_R50p/B5/NC
IO/VREFB5N0/B5/NC
IO/B5/NC
IO/B5/NC
R21
P21
R23
R22
T26
Y22
W22
V22
U22
W21
V21
V24
V23
AE26
U24
R24
AA23
(****)
4
6-Sep-2010
5
A
DOC. No.
File:
14:37:51
6
ACM-022
A2
Sheet
FPGA2.sch
7
of
3
8
3