Tecnologia de Microprocessadores

Tecnologia dos Microprocessadores
António M. G. Pinheiro
Universidade da Beira Interior
Covilhã - Portugal
[email protected]
Sistemas Digitais
Tecnologia de Microprocessadores
• P IPELINES ; S UPERESCALARIDADE .
• M EM ÓRIAS CACHE .
• M ICROPROCESSADORES RISC VERSUS CISC.
Universidade da Beira Interior
Sistemas Digitais
Tecnologia de Microprocessadores
P IPELINES
C ONSISTE NA SUBDIVIS ÃO EM E ST ÁGIOS DAS E XECUÇ ÃO
I NSTRUCÇ ÕES .
P ERMITE A E XECUÇ ÃO DE I NSTRUCÇ ÕES EM PARALELO.
Ck
DAS
Ck
FI
EX
FI - Fetch Instruction.
EX - Executa Instrucção.
FI
DA
EX
WB
FI - Fetch Instruction.
DA - Descodifica Instrucção;
Calcula Endereço.
EX - Executa Instrucção.
WB - Write Back.
(Exemplo: ATMEL 90S2313)
Universidade da Beira Interior
Sistemas Digitais
Tecnologia de Microprocessadores
P IPELINE DE 2 E ST ÁGIOS
Ck
Ck
FI
EX
FI - Fetch Instruction.
EX - Executa Instrucção.
INSTR 1 FI
EX
INSTR 2
FI
INSTR 3
INSTR 4
INSTR 5
EX
FI
EX
FI
EX
FI
EX
Universidade da Beira Interior
Sistemas Digitais
Tecnologia de Microprocessadores
P IPELINE DE 4 E ST ÁGIOS
Ck
Ck
FI
DA
EX
WB
INSTR 1 FI
INSTR 2
FI - Fetch Instruction.
DA - Descodifica Instrucção;
INSTR 3
Calcula Endereço.
EX - Executa Instrucção.
INSTR 4
WB - Write Back.
DA
EX
WB
FI
DA
EX
WB
FI
DA
EX
WB
FI
DA
EX
WB
Universidade da Beira Interior
Sistemas Digitais
Tecnologia de Microprocessadores
E FICI ÊNCIA DE P IPELINES
• E STRUTURAIS
Causados pela impossibilidade da
utilização simultânea do mesmo
recurso fı́sico por dois Estágios diferentes.
(Exemplo: Barramento, ALU,...)
Solução:
Reordenação de instrucções.
LD R1,Z
INSTR 2
FI
DA
EX
WB
FI
DA
EX
WB
FI
DA
INSTR 3
EX
WB
Barramento
de dados
ocupado
Universidade da Beira Interior
Sistemas Digitais
Tecnologia de Microprocessadores
E FICI ÊNCIA DE P IPELINES
• DADOS
Causados pela tentativa de utilização
de dados que ainda não estão disponı́veis.
Solução:
Reordenação de instrucções.
ADD R1,R2
SUB R3,R1
FI
DA
EX
FI
DA
WB
EX
WB
Resultado
R1 ainda não
disponível
Universidade da Beira Interior
Sistemas Digitais
Tecnologia de Microprocessadores
E FICI ÊNCIA DE P IPELINES
• S ALTOS C ONDICIONAIS
Causados pela impossibilidade
de prever qual o resultado de
um salto condicional.
Soluções
(que se destacam):
INSTR 1 FI
DA
EX
WB
BREQ XXX
FI
DA
EX
FI
DA
INSTR 3
INSTR 4
Efectua-se
Salto
WB
FI
XXX: INSTR 3a
FI
DA
EX
WB
– P REDIÇ ÃO DE S ALTOS
– ATRASO DOS S ALTOS / E XECUÇ ÃO ESPECULATIVA
– “M ULTIPLE S TREAMS ” OU “P REFETCH ” DA INSTRUCÇ ÃO
Universidade da Beira Interior
Sistemas Digitais
Tecnologia de Microprocessadores
S UPERESCALARIDADE
P IPELINE
FI
S UPER - PIPELINE
DA
EX
WB
FI
DA
EX
WB
FI
DA
EX
WB
FI
DA
EX
WB
FI
DA
EX
WB
FI
DA
EX
FI
DA
FI
EX
DA
FI
WB
EX
DA
FI
WB
EX
DA
FI
WB
S UPER - ESCALARIDADE
EX
DA
FI
WB
WB
EX
DA
WB
EX
WB
FI
DA
EX
WB
FI
DA
EX
WB
FI
DA
EX
WB
FI
DA
EX
WB
FI
DA
EX
WB
FI
DA
EX
WB
Universidade da Beira Interior
Sistemas Digitais
Tecnologia de Microprocessadores
H IERARQUIA DE M EM ÓRIA
CPU
Memória
Cache
Memória
Principal
Memória
de
Massa
CPU
Cache de
dados
Cache de
Instrucções
Memória
Principal
Memória
de
Massa
Universidade da Beira Interior
Sistemas Digitais
Tecnologia de Microprocessadores
H IERARQUIA DE M EM ÓRIA
VANTAGENS DO U SO DE UMA H IERARQUIA DE M EM ÓRIA
• L OCALIZAÇ ÃO T EMPORAL
Se uma Localização de Memória é referenciada, tende a ser referenciada novamente num curto espaço de tempo.
• L OCALIZAÇ ÃO E SPACIAL
Se uma Localização de Memória é referenciada, as Localização de Memória
que lhe são fisicamente próximas tendem a ser referenciadas num curto
espaço de tempo.
Universidade da Beira Interior
Sistemas Digitais
Tecnologia de Microprocessadores
F UNCIONAMENTO DA M EM ÓRIA C ACHE
M EM ÓRIA C ACHE - M EM ÓRIA RELATIVAMENTE PEQUENA MAS RELATIVA MENTE R ÁPIDA QUE É COLOCADA ENTRE O MICROPROCESSADOR E A
MEM ÓRIA PRINCIPAL .
• CPU envia endereço há Memória Cache.
• Caso o conteúdo do endereço requerido não esteja na Memória Cache um
bloco contendo esse endereço é lido na Memória Principal e transportado
para a Memória Cache.
Universidade da Beira Interior
Sistemas Digitais
Tecnologia de Microprocessadores
F UNCIONAMENTO DA M EM ÓRIA C ACHE
• M ÉTODOS DE SUBSTITUIÇ ÃO
- LRU (Last Recently Used)
- FIFO (First In First Out)
- LFU (Last Frequently Used)
• M ÉTODOS DE E SCRITA
- Write Through (escrita simultânea na cache e na memória)
- Write Back (posições alteradas são sinalizadas e escritas ao fim)
Universidade da Beira Interior
Sistemas Digitais
Tecnologia de Microprocessadores
M EM ÓRIA V IRTUAL
E XPANS ÃO DA M EM ÓRIA P RINCIPAL NA M EM ÓRIA DE M ASSA
• E STRUTURADA EM “PAGES”
• Q UANDO A M EM ÓRIA P RINCIPAL N ÃO TEM UM DADO, DIZ - SE QUE H Á
UM “PAGE FAULT”
Universidade da Beira Interior
Sistemas Digitais
Tecnologia de Microprocessadores
M ICROPROCESSADORES RISC VERSUS CISC
RISC - “R EDUCED I NSTRUCTION S ET C OMPUTER ”
• C ONJUNTO DE I NSTRUCÇ ÕES LIMITADO E SIMPLES .
- Acesso à memória limita-se a instrucções de LOAD e STORE.
- Os modos de endereçamento são limitados em número.
- Instruções realizam operações elementares.
- O formato das instrucções tem sempre o mesmo comprimento.
• G RANDE N ÚMERO DE REGISTOS DE PROP ÓSITO GERAL .
• Ê NFASE NA OPTIMIZAÇ ÃO DA PIPELINE DE INSTRUCÇ ÕES .
CISC - “C OMPLEX I NSTRUCTION S ET C OMPUTER ”
• T ENDEM A TER INSTRUÇ ÕES COMPLICADAS QUE AS APROXIMAM DAS LINGUA GENS DE ALTO N ÍVEL .
Universidade da Beira Interior