Paper Title (use style: paper title)

Implementação de Conversores SEPIC Não Isolados
em Sistemas Trifásicos para Obtenção de Elevado Fator
de Potência e Suportabilidade a Afundamentos de
Tensão
Danillo B. Rodrigues, Admarço V. Costa, Gustavo B. Lima, Luiz C. de Freitas,
Ernane A. A. Coelho, Valdeir J. Farias e Luiz C. G. Freitas
Núcleo de Pesquisa em Eletrônica de Potência (NUPEP)
Universidade Federal de Uberlândia (UFU) - Faculdade de Engenharia Elétrica (FEELT)
Uberlândia, Minas Gerais, Brasil 38400-902
e-mails: [email protected], [email protected]
Resumo — Este artigo apresenta a análise de conversores
chaveados desenvolvido para imposição de correntes de linha
senoidais e consequente correção de fator de potência,
trabalhando com compensação de afundamentos temporários de
tensão. A estrutura proposta é composta de três conversores
SEPIC monofásicos conectados em cada fase da rede trifásica de
alimentação. Resultados experimentais para um protótipo de
laboratório de 2 kW utilizando uma técnica de controle baseada
em DSP para correção de fator de potência são apresentados, e
uma avaliação quanto ao desempenho do conversor proposto
conectado a um inversor de frequência quando da ocorrência de
um afundamento de tensão de 50% nas três fases é apresentada.
Palavras-chave: Correção do Fator de Potência, Sags, SEPIC.
I.
INTRODUÇÃO
Por consequência do considerável aumento dos
dispositivos eletrônicos que processam potência nos vários
segmentos da indústria, torna-se necessário controlar e limitar
o conteúdo harmônico de corrente injetado nos sistemas de
distribuição através do desenvolvimento de conversores préreguladores. A falta de controle sobre o conteúdo harmônico
injetado nos sistemas de distribuição tem levado o sistema
elétrico a conviver com substanciais perdas de eficiência, e
tem causado perdas significativas de finanças que poderiam
ser utilizadas, por exemplo, para aumentar a capacidade da
geração e transmissão de energia, bem como para a melhoria e
expansão do sistema de distribuição. Vale salientar que quanto
maior o nível de distorção harmônica de corrente, maior será
seu valor eficaz, e consequentemente, maior é a quantidade de
potência aparente drenada da rede elétrica. Como o aumento
das componentes harmônicas não contribui para a produção de
Potência Ativa na carga, a redução do fator de potência está
intimamente relacionada com esse aumento da potência
aparente [1]. Neste contexto, o desenvolvimento de
conversores pré-reguladores destinados à correção do fator de
potência e alimentação de cargas eletrônicas nos diversos
setores da indústria, tem sido reportado em diversos trabalhos
no sentido de buscar alternativas para não só corrigir o fator de
potência quanto para contornar diversos problemas que afetam
a qualidade da energia oferecida aos consumidores e ainda
evitar a má operação de equipamentos eletrônicos em geral e,
consequente, evitar prejuízos financeiros [2].
Assim, a fim de oferecer uma opção alternativa para
superar estes problemas, o artigo proposto apresenta uma
estrutura retificadora, representada na Fig. 1, a qual foi obtida
associando três conversores SEPIC (Single-Ended PrimaryInductor Converter) conectados com cada fase da rede
trifásica de alimentação, resultando em uma estrutura
programável de imposição de forma de onda de corrente de
linha de entrada. Os conversores chaveados são capazes de
impor correntes de linha de entrada senoidais, assegurando
alto fator de potência e reduzida distorção harmônica total de
corrente (DHTI). A estratégia de controle desenvolvida foi
implementada utilizando o processador digital de sinais (DSP)
TMS320F28335 [3].
Foi implementado um sistema de controle digital
utilizando um processador digital de sinais (DSP) para
imposição de correntes senoidais na rede CA de alimentação e
controle da tensão de saída. O controle de tensão se faz
necessário, uma vez que a estrutura retificadora proposta será
utilizada para alimentação de inversores de frequência e/ou
Dispositivos de Acionamento de Velocidade Variável
(AVVs), que se mostram bastante sensíveis a distúrbios na
rede de alimentação em CA, tais como, afundamentos de
tensão [4]-[20]. Tais distúrbios são responsáveis por levar
estes equipamentos à condições inadequadas de operação e a
subsequentes interrupções pela atuação dos sistemas de
proteção, causando paradas dos processos de produção e,
consequentemente, perdas financeiras.
origem ao sinal vd. Vale salientar que, seguindo o teorema de
Niquist que estabelece que a frequência de amostragem seja
pelo menos duas vezes maior que o valor da frequência de
chaveamento, adotou-se uma frequência de amostragem de
100 kHz para as aquisições realizadas pelo conversor
Analógico-Digital do DSP, uma vez que a frequência de
chaveamento é limitada em 20 kHz por vST.
Em seguida, multiplica-se a referência vd pelo ganho
proporcional ao valor médio da corrente de carga (I0(med)) e
pela saída do controlador de tensão (Kv). O ganho I0(med)
permite que a amplitude da referência senoidal varie de acordo
com as variações de carga, de tal sorte que haja a correta
divisão de potência processada por cada conversor SPEIC,
além de permitir que o tempo de resposta do controlador de
tensão projetado para compensar a tensão de saída seja menor.
Figura 1. Estrutura topológica implementada.
II.
ESTRATÉGIA DE CONTROLE
Na Fig. 2 é apresentado o diagrama esquemático da
estratégia de controle desenvolvida e implementada utilizando
o processador digital de sinais (DSP) TMS320F28335 da
Texas Instruments [3]. A opção pela utilização de técnicas de
controle digital se deve à alta capacidade de processamento e
maior flexibilidade operacional promovida por estes
dispositivos [4]- [6].
A saída Kv do controlador de tensão determina que a
amplitude da referência senoidal varie de acordo com as
necessidade de compensação da tensão de saída. Se a
diferença (e) entre a tensão de saída (V0) e a referência de
tensão (V0*), for negativa (tensão de saída maior que 300 V), o
ganho Kv atua de forma a diminuir a amplitude da referência
senoidal, garantindo que a tensão de saída decaia até o valor
da referência. Caso contrário (tensão de saída menor que 300
V), o ganho Kv atua para aumentar a amplitude da referência
senoidal, compensando um possível afundamento de tensão. O
resultado da multiplicação entre |vd|, I0(med) e Kv dá origem ao
sinal VRef.
Uma vez gerado o sinal VRef, o módulo de sincronismo e
defasamento detecta a passagem por zero da tensão F-N da
fase A e estabelece que o sinal VRef seja iniciado na sua
posição zero toda vez que ocorrer essa passagem; estabelece a
referência senoidal da fase A (VRef-A) como sendo igual ao
sinal VRef; e cria as referências senoidais das fases B e C (VRef-B
e VRef-C), defasados de 120º a partir de VRef.
Por último são realizadas as comparações entre os valores
das correntes de linha de entrada de cada fase (ia(in), ib(in) e ic(in))
e as referências senoidais geradas (VRef-A, VRef-B e VRef-C).
Quando os valores dos sinais das correntes de linha
amostradas forem menores que as respectivas referências,
níveis altos de pulso são enviados para os interruptores dos
conversores chaveados, caso contrário, são enviados níveis
baixos. Os sinais de gatilho enviados para as chaves (VGS1,
VGS2 e VGS3) são provenientes de pinos de entrada/saída do
DSP, que variam seus estados em níveis altos e baixos
conforme a necessidade do processo.
III.
Figura 2. Diagrama esquemático do circuito de controle.
O controle consiste então em primeiramente gerar uma
referência senoidal a partir de uma senóide pura e retificada
criada digitalmente (|vsen|). Uma dente-de-serra na frequência
de 20 kHz (vST) é somada a |vsen|, de modo a se estabelecer
uma melhor comparação entre a referência gerada e os sinais
das correntes de linha de entrada de cada fase do conversor e
garantir que o chaveamento dos conversores SEPIC não
ultrapasse esta mesma frequência. O resultado desta soma dá
DETERMINAÇÃO DA FUNÇÃO DE TRANSFERÊNCIA DA
PLANTA
Matematicamente, pode-se modelar o comportamento do
conversor SEPIC como um sistema linear invariante no tempo
representando-o no espaço de estados mediante a seguinte
relação matricial:
x(t)  A  x(t)  B  u(t)
(1)
y(t)  C  x(t) D  u(t)
(2)
Onde,
x(t) é o vetor de estados; ẋ(t) é a derivada do vetor de estados;
u(t) é o vetor de entrada; A é a matriz de sistema; B é a matriz
de entrada; C é a matriz de saída; e E é a matriz de ação
avante.
É importante salientar que o número de variáveis de estado
coincide com o número de elementos armazenadores de
energia presentes no sistema [21]. Como o circuito
simplificado do conversor SEPIC, ilustrado na Fig. 3 na
configuração de chave fechada e na Fig. 4 na configuração de
chave aberta, apresenta quatro elementos armazenadores de
energia, que são os indutores L1 e L2 e os capacitor C1 e C0,
haverá então quatro variáveis de estado para este sistema: as
correntes iL1(t) e iL2(t) e as tensões vC1(t) e vC0(t). O vetor de
entrada é composto pela tensão de entrada, que no caso do
conversor SEPIC da fase A é o módulo da tensão F-N Van.
Por meio de análise de circuitos elétricos, determinam-se
as matrizes de sistema e de entrada para o conversor SEPIC na
configuração de chave fechada (A1 e B1) e na configuração de
chave aberta (A2 e B2), representadas por (3), (4) e (5).
0 
0 0 0
1


0
0
0 

L2

A1  0  1 0
0 
C1


0 0 0  1 

R  C0 

0

0
A2  
1
 C1
1

 C0
0
1
L1
0
0
0
1
C0
0
0 







1 


R  C0 
1
L1
1

L2
0
(3)

1
 L1 
B1  B2   0 
0
0
 
(4)
(5)
Figura 3. SEPIC na configuração de chave fechada.
De posse das matrizes de sistema e de entrada, é possível
determinar a função de transferência da planta do conversor
SEPIC através de uma análise por Espaço de Estados Médio,
conforme detalhado em [22]. As funções de transferência das
variáveis de estado em relação ao vetor de entrada podem ser
determinadas através de (6).
Figura 4. SEPIC na configuração de chave aberta.
iL1(s) 

 GiL1u(s)  van(s) 


 GiL2u(s)  iL2(s) 

van(s) 
Gxu(s)  {s  I  [A1  D  A2  (1  D)]}1  [B1  D  B2  (1  D)]  
vC1(s)
GvC1u(s) 

van(s) 

vC0(s)

GvC0u(s)  van(s) 


onde,
D é razão cíclica média calculada através do ganho estático do
conversor SEPIC; e I é uma matriz identidade de ordem igual
ao número de variáveis de estado.
Gvi(s) 
(6)
Como o controle da tensão de saída é determinado pela
variação da amplitude da corrente de entrada, a função de
transferência que representa a planta para a operação realizada
pelo conversor proposto é a Gvi(s), que é determinada através
da divisão entre as funções de transferência GvC0u(s) e GiL1u(s),
conforme apresentado em (7).
vC0(s)
s 2  C1  L2  R  C1  D  L2  R  D  R  D2  R
 2
2
iL1(s) D  C1  L2  s  C1  R  s  2  C1  D  R  s  C0  D2  R  s  C1  D2  R  s  C0  C1  L2  R  s3
(7)
IV.
DETERMINAÇÃO DA FUNÇÃO DE TRANSFERÊNCIA DO
CONTROLADOR DE TENSÃO
Com base em (7) e nos parâmetros de projeto da Tab. I, as
funções de transferência da planta do conversor proposto para
condição normal de operação e para condição sob 50% de
afundamento nas tensões de fase são apresentadas em (8) e (9)
respectivamente. Utilizou-se a ferramenta Sisotool do software
Matlab® para a visualização do lugar das raízes de malha
aberta para as duas condições de operação, conforme ilustrado
nas Figs. 5 e 6.
Gvi(s) 
2.784e-7 s 2+31.64
2.443e-9 s +5.5e-9 s 2+0.1737 s+0.3906
(8)
Gvi(s) 
1.713e-7 s 2+23.96
2.443e-9 s +5.5e-9 s 2+0.2629 s+0.5917
(9)
3
3
TABELA I. PARÂMETROS DOS CONVERSORES SEPIC
Potência de Saída por Fase (P0/3)
Indutores L1, L3 e L5
Indutores L2, L4 e L6
Capacitores C1, C2 e C3
Capacitor de Saída C0
Razão Cíclica Média (D) para Operação
Normal
Razão Cíclica Média (D) para Operação Sob
Condição de 50% de Afundamento de Tensão
Tensão do Barramento CC (vC0)
Resistência Equivalente R para P0/3
Ganho dos Sensores de Tensão
Ganho dos Sensores de Corrente
Ganho do Conversor A/D do DSP
600 W
1 mH
500 µH
11 µF
3290 µF
0.625
0.7693
300 V
150 Ω
0.0014
0.057
1365
Figura 6. Lugar das Raízes de malha aberta do sistema sob condições de
afundamento.
Analisando as Figs. 5 e 6, observa-se que as condições de
estabilidade dos sistemas apresentados em (8) e (9) não são
satisfeitas, uma vez que o caminho para o posicionamento dos
ganhos de malha fechada encontra-se no semiplano direito.
Ambas as plantas apresentam um polo real de malha aberta
muito próximo de zero, o que determina um sistema estável
com pequeno erro de regime permanente. Diante dessa
constatação, seguindo os passos de projeto descritos a seguir, é
possível determinar um controlador de tensão capaz de
garantir um pequeno erro de regime permanente e uma rápida
resposta.

Primeiramente reduz-se o efeito do polo real de
malha aberta inserindo-se um zero real também
próximo de zero (igual a -20).

Com a redução do efeito do polo de malha aberta,
insere-se então um integrador, que garante a
redução do erro de regime permanente.

Por último, insere-se um polo real grande o
suficiente para jogar o lugar das raízes para o
semi-plano esquerdo e utiliza-se um ganho
proporcional igual a 2.667 responsável por
melhorar o tempo de resposta sem prejudicar na
estabilidade do sistema.
A função de transferência do controlador de tensão Cv(s) é
apresentada em (10). O lugar das raízes de malha fechada para
as duas condições de operação são demonstrados nas Figs. 7 e
8. Apesar de ainda restar um caminho para posicionamento
dos pólos de malha fechada no semiplano direito, utilizou-se
um ganho que determine a estabilidade do sistema.
Figura 5. Lugar das Raízes de malha aberta do sistema para condições
normais de alimentação.
Cv(s) 
Kv(s)
s  20
 2.6667 2
e(s)
s  300 s
(10)
controlar a tensão de saída do conversor proposto em caso de
afundamento das tensões de entrada, antes mesmo da descarga
do capacitor de saída.
Para a utilização do controlador de tensão no modelo
computacional, é necessário primeiramente discretizar sua
função de transferência contínua. Para uma frequência de
amostragem de 100 kHz, obtêm-se, utilizando o comando c2d
(método de Tustin) no Matlab®, a função de transferência
discreta de Cv(s). Portanto, passando para o domínio Z a
função representada em (10), tem-se a função de transferência
discreta (11).
Figura 7. Lugar das Raízes de malha fechada do sistema para condições
normais de alimentação.
Como a função de transferência apresentada em (11) é de
segunda ordem, logo todo elemento multiplicado por z²
representa a amostra atual deste elemento, todo elemento
multiplicado por z¹ representa a amostra de uma iteração
passada e todo elemento multiplicado por z0 representa a
amostra de duas iterações passadas. Logo, Realizando a
multiplicação cruzada na equação (11), e substituindo Kv(z).z2
por Kv[k], Kv(z).z1 por Kv[k-1], Kv(z).z0 por Kv[k-2], e(z).z2 por e[k],
e(z).z1 por e[k-1] e e(z).z0 por e[k-2], obtém-se a equação de
diferença (12) utilizada no controle digital.
Figura 9. Diagrama de simulação do sistema completo em malha fechada.
Figura 8. Lugar das Raízes de malha fechada do sistema sob condições de
afundamento.
Utilizou-se a ferramenta Simulink do software Matlab®
para simular o sistema completo em malha fechada, conforme
ilustrado na Fig. 9, e visualizar a resposta ao degrau tanto para
condições normais de operação como para condições de
afundamento. Observa-se através da Fig. 10 que a resposta,
apesar de oscilatória durante o regime transitório, entra em
regime permanente em cerca de 40 ms, demonstrando que o
controlador de tensão é suficientemente rápido afim de
Cv(z) 
Figura 10. Respostas ao Degrau.
Kv(z) 0.00014979
031 z 2  2.9955067E
-008 z-0.000149
76036

e(z)
z 2  1.9970045 z  0.99700449
Kv[k] = 1.99700
45*Kv[k-1]-0.9970044
9*Kv[k-2]+0.0001497
9031*e[k]  2.9955067E
-008*e[k-1]-0.0001497
6036*e[k-2]
(11)
(12)
V.
RESULTADOS EXPERIMENTAIS
Um protótipo de 2 kW do conversor proposto foi
construído e analisado em laboratório, como pode ser
visualizado na Fig. 11. A Fig. 12 ilustra as correntes de linha
de entrada senoidais, demonstrando a eficácia do controle
quanto à imposição da forma de onda das correntes. A Fig. 13,
por sua vez, demonstra a corrente de linha e a tensão F-N da
fase A, comprovando que o módulo de sincronismo do
controle adotado e a técnica de imposição de corrente são
capazes de determinar que as correntes de linha apresentem
baixa distorção harmônica e estejam em fase com as tensões
de fase, garantindo elevado fator de potência.
Figura 13. Tensão F-N e corrente de linha da fase A.
(a)
Provocou-se um afundamento de 50% nas tensões das três
fases e observou-se o comportamento da tensão de saída do
conversor proposto. A Fig. 14 ilustra o comportamento das
tensões de fase, das correntes de entrada e da tensão de saída,
no instante da ocorrência do afundamento. É possível perceber
que o compensador de tensão conseguiu compensar o
afundamento, mantendo a tensão no barramento CC em 300
V. Essa compensação se dá através da multiplicação da saída
do compensador pelas referências senoidais, que eleva a
amplitude das correntes de linha de entrada, mantendo
inalterado o processamento de potência.
Por último conectou-se um inversor de frequência
utilizado para alimentar um motor de 2 CV ao barramento CC
fornecido pelos conversores SEPIC. A Fig. 15 demonstra que
quando ocorre um afundamento de tensão de 50%, o sistema
de controle do inversor acusa um erro de subtensão, levando-o
ao desligamento em aproximadamente 35 ms. Entretanto o
conversor desenvolvido é capaz de manter a tensão no
barramento CC fixada em 300 V impedindo este
desligamento, conforme pode ser observado pela Fig. 16.
(b)
Figura 11. (a) Conversor SEPIC e (b) protótipo desenvolvido em laboratório.
Figura 12. Correntes de linha de entrada.
A Fig. 17 demonstra as correntes de linha de entrada
durante o afundamento, comprovando que o compensador de
tensão é suficientemente rápido para regular a tensão de saída,
mas não tão rápido de forma a prejudicar a atuação da malha
de corrente determinada pelo controle por histerese para
imposição das correntes. Portanto, o controle é capaz de
fornecer uma compensação da tensão de saída ao mesmo
tempo em que é capaz de impor correntes de linha de entrada
senoidais, mesmo durante o afundamento. A análise do
espectro harmônico da corrente de linha de entrada da fase A
para a condição normal de operação e para a condição de
afundamento de tensão foi realizada utilizando software
Matlab®, a fim de proporcionar uma comparação com os
limites harmônicos impostos pela norma IEC 61000-3-2 [23].
A referida análise foi realizada utilizando-se o vetor de pontos
de cada sinal obtido com o osciloscópio. Observa-se através
da Fig. 18 que a eficácia da solução proposta, no que tange a
mitigação do conteúdo harmônico das correntes CA de
alimentação. A curva de rendimento em função da potência de
saída, obtida através de testes laboratoriais sob diferentes
condições de carga, está ilustrada na Fig. 19. Verifica-se que,
sob condições normais de operação, obteve-se um rendimento
médio superior a 89% para uma ampla faixa de carga.
(a)
Figura 16. Tensão no barramento CC compensada, tensão na fase A do
motor e corrente no inversor no instante de ocorrência do afundamento.
(b)
Figura 17. Correntes de linha de entrada durante o afundamento.
(c)
Figura 14. (a) Tensão de saída, (b) tensões de fase e (c) correntes de linha de
entrada no instante de ocorrência do afundamento de tensão.
(a)
(b)
Figura 18. Fase A: DHT da corrente de linha de entrada (ia(in)) em
comparação com a norma IEC 61000-3-2 para (a) operação sob condições
normais de alimentação e (b) para operação sob condições de afundamento
de tensão.
Figura 15. Tensão no barramento CC não compensada, tensão na fase A do
motor e corrente no inversor no instante de ocorrência do afundamento.
Figura 19. Curva de rendimento em função da potência de saída.
VI.
CONCLUSÃO
Este artigo apresenta a descrição de uma análise teórica e
experimental de um retificador PWM trifásico obtido através
da aplicação de conversores SEPIC não isolados visando
estabelecer correção de fator de potência e impor correntes de
linha de entrada com baixo DHT e, também, garantir
suportabilidade a afundamentos de tensão ocasionados na rede
CA de alimentação. Uma análise matemática utilizando
espaço de estados médio para obtenção das funções de
transferências da planta do conversor é apresentada.
A estratégia de controle digital implementada para
imposição de correntes de linha de entrada senoidais e
controle da tensão no barramento CC foi avaliada e mostrouse muito eficiente e confiável. Resultados experimentais
obtidos a partir de um protótipo de 2 kW com controle
baseado no DSP TMS320F28335 também foram
apresentados, corroborando com a análise teórica. Observouse ainda que o controlador apresentado demonstrou-se eficaz
para correção da tensão no barramento CC tanto para
condições normais de operação como para 50% de
afundamento nas tensões de entrada.
AGRADECIMENTOS
Os autores agradecem o suporte financeiro conseguido
junto aos seguintes órgãos de fomento: CNPq (Processos Nº
304400/2009-2 e Nº 300896/2009-3), FAPEMIG (Processos
Nº APQ-00141-09 e Nº PCE-00501-12) e CAPES.
REFERÊNCIAS
[1] A. S. Martins, G. Bonan, G. C. Flores, “Entendendo o Fator de
Potência”, Departamento de Pesquisa e Desenvolvimento - CP
Eletrônica
S.A.
.
Disponível
em:
<http://www.cp.com.br/upl/artigo_4.pdf>. Acesso em: 06 maio 2012.
[2] J. W. Kolar and T. Friedli, “The Essence of Three-Phase PFC Rectifier
Systems,” IEEE Int’l Telecommunications Energy Conf. Rec., Plenary
Session 2, Paper 12.1, 2011.
[3] Texas Instruments - TMS320F28335, Digital Signal Controllers (DSCs),
SPRS439F–June 2007–Revised April 2009.
[4] J. O. Soares, C. A. Canesin, L. C. Freitas, F. A. S. Gonçalves,
“Retificador Trifásico Híbrido Operando Com Controle Digital E
Modulação Por Histerese”, Eletrônica de Potência – SOBRAEP, vol. 13,
nº 4, pp. 241-249, Novembro 2008.
[5] W .Zhang, G. Feng, Y.-F Liu, B. Wu, “A Digital Power Factor
Correction (PFC) Control Strategy Optimized for DSP”, in IEEE
Transactions on Power Electronics, Volume 19, n 6, November 2004.
[6] M. Mezaroba A. P. Júnior, S. A. Mussa, F. L. Cardoso, J. S. Scholtz,
“Controle De Um Retificador Bidirecional Implementado No Dsp
Tms320f2812 - Comparativo Entre As Técnicas De Controle Por
Valores Médios E Coordenadas “dq0””, Eletrônica de Potência –
SOBRAEP, vol. 12, nº 3, pp. 223-231, Novembro 2007.
[7] M. H. J. Bollen, L. D. Zhang, "Analysis of Voltage Tolerance of AC
Adjustable-speed Drives for Three-phase Balanced and Unbalanced
Sags", in IEEE Transaction on Industrial Applications, vol. 36, nº 3, pp.
904 - 910, May/Jun. 2000.
[8] P. C. A. Leao, K. D. Rodrigues, J. C. de Oliveira, "Conversores de
Frequência VSI-PWM Submetidos a Afundamentos Temporários de
Tensão ("Voltage Sags")", in Controle & Automação, vol. l4, no. 1,
Jan./Mar. 2003.
[9] M. H. J. Bollen, “Understanding Power Quality Problems: Voltage Sags
and Interruptions,” IEEE Press, New York ,2000.
[10] P. C. A. Leao, J. C. Oliveira, K. D. Rodrigues, “Simulação e Validação
Experimental do Desempenho de Conversores de Freqüência VSI
Submetidos a Afundamentos Temporários de Tensão (“voltage sags”)”,
in Proc. of Seminário Brasileiro Sobre Qualidade da Energia Elétrica,
pp. 1-6, 2001.
[11] C. M. C Brito, LEÃO, R.P.S; ANTUNES, F.L.M. “Avaliação da
Proteção e do Acionamento de um Motor de Indução e de Métodos para
Melhoria de sua Suportabilidade sob Afundamentos de Tensão”,
Eletrônica de Potência - SOBRAEP, v. 1, p. 9-16, 2005.
[12] Van Zyl, R. Spée, A. Faveluke, and S. Bhowmik, “Voltage sag ridethrough for adjustable-speed drives with active rectifiers”, in IEEE
Trans. Ind. Appl., vol. 34, pp. 1270-1277, Nov/Dec. 1998.
[13] M Corley, J. Locker, S. Dutton, and R. Spée, “Ultracapacitor-based ridethrough system for adjustable speed drives,” in Proc. Of 30th IEEE
Power Electronics Specialist Conference, vol. 1, pp. 26-31, 27 June - 1
July 1999.
[14] J. Duran-Gomez, P. Enjeti, A. von Jouanne, “An approach to achieve
ride-through of an adjustable-speed drive with flyback converter
modules powered by super capacitors”, in IEEE Trans. Ind. Applicat.,
vol. 38, issue 2, pp. 514 – 522, March/April 2002.
[15] N. X. Melo, R. P. S. Leão, R. P. T. Bascopé, F.L.M. Antunes, “A Boost
Converter to Improve the Low Voltage Ride-Through Capability of an
Adjustable Speed Drive”, in IX Congresso Brasileiro de Eletrônica de
Potência, 2007 pp-1-6.
[16] N. X. Melo, R. P. S. Leão, R. P. T. Bascopé, F.L.M. Antunes, R. F.
Sampaio, J. B. Almada, “Teste e Análise de um Sistema de Acionamento
para Motores De Indução Tolerante a Afundamentos de Tensão”.
Eletrônica de Potência - SOBRAEP, v. 1, p. 9-16, 2005.
[17] N. R. Raju, “Improving Voltage Sag Tolerance of Three-Phase ASDs
Through Addition of a Neutral Connection”, in Proc. of IEEE 37th
Industry Application Conference, 2002.
[18] A. V. Costa, D. B. Rodrigues, L. C. Freitas, J. B Vieira, E. A. A. Coelho,
V. J. Farias, L. C. G. Freitas. “Hybrid three-phase rectifier with high
power factor and voltage sags ride-through capability for utility inteface
of adjustable speed drives”, in Proc. of Brazilian Power Electronics
Conference 2011, p. 582-588.
[19] A. V. Costa, D. B. Rodrigues, L. C. Freitas, J. B Vieira, E. A. A. Coelho,
V. J. V. J. Farias, G. B.Lima, L. C. G. Freitas”, “Retificador Híbrido
Trifásico de Alta Potência e Elevado Fator de Potência com Reduzida
DHTi utilizando o Conversor Boost para Promover Suportabilidade a
Afundamentos de Tensão”, Eletrônica de Potência - SOBRAEP, v. 17,
2012.
[20] A. V. Costa, D. B. Rodrigues, L. C. Freitas, J. B Vieira, E. A. A. Coelho,
V. J. Farias, L. C. G. Freitas, “Proposta de Técnica para Aumento de
Suportabilidade a Afundamentos Temporários de Tensão em
Acionamentos de Velocidade Variável”, in Proc. of IX Conferência
Brasileira sobre Qualidade da Energia Elétrica (IX CBQEE), p. 1-6,
2011.
[21] G. B. Lima, “ Análise e Desenvolvimento de um Novo Conversor CACC Híbrido Monofásico com Controle Digital Baseado em DSP”. 2011.
148 f. Dissetação (Mestrado) - Universidade Federal de Uberlândia,
Uberlândia, 2011.
[22] V. Eng, U. Pinsopon, C. Bunlaksananusorn. “Modeling of a SEPIC
converter operating in Continuous Conduction Mode. Electrical
Engineering/electronics”,
Computer,
Telecommunications
And
Information Technology: ECTI-CON 2009, v. 01, n. , p.136-139, 2009.
[23] M. N. Z. Abidin, “IEC 61000-3-2 Harmonics Standards Overview”,
2005.