Processadores Intel e AMD2

Transcrição

PROCESSADORES INTEL E AMD
AGENDA










Introdução
Conceitos básicos Microprocessadores
Histórico dos processadores X86 (Intel e AMD)
Linha evolutiva dos processadores
Mercado de processadores
Breve Comparativo Intel x AMD
Resumo Processador Celeron
Processadores 64 bits
Conclusões
Bibliografia e sites relacionados
8088 /RESUMO
8086
EVOLUÇÃO INTEL X AMD
80286
80386
AMD 386
80486
AMD 486
Pentium
Pentium Pro
AMD K5
AMD K6
Pentium II
AMD K6-II
Pentium III
AMD K6-III
Celeron
(Pentiums limitados)
Pentium IV
Duron
Athlon
Semprom
EVOLUÇÃO X86
Nome
• 8086
Data
Transistores
1978
29K
– Processador de 16-bit. Base para o IBM PC & DOS
– Limitado a 1MB de espaço de endereçamento. DOS disponibiliza ao usuário
apenas 640K
• 80286
1982
134K
– Modo de endereçamento mais complexo, mas não muito útil
– Base para IBM PC-AT e Windows
• 386
1985
275K
– Extensão para 32 bits. Adicionado um novo tipo de endereçamento
– Capaz de rodar Unix (modos Real, Protegido)
EVOLUÇÃO X86
• Nome
Data
Transistores
• 486
1989
1.9M
• Pentium
1993
3.1M
• Pentium II/MMX 1997 4.5M
– Adicionada uma coleção especial de instruções para operar em vetores
de 64-bit de dados inteiros de 1, 2, ou 4 bytes
• PentiumPro
1995
6.5M
– Adionadas as instruções de mov condicional
– Grande mudança na microarquitetura
• Preempção de tarefas (saltos)
EVOLUÇÃO X86
• Nome
Data
Transistores
• Pentium III
1999
8.2M
– Adicionadas instruções “streaming SIMD” para operar sobre vetores de
128-bits de dados inteiro ou ponto flutuante de 1, 2 ou 4 bytes
• Pentium 4
2001
42M
– Adicionados formatos de 8-bytes e 144 novas instruções para o modo
streaming SIMD
EVOLUÇÃO AMD
1975 1979 1982
8080A
Transistores
5k
8086
286
29k
134k
1991
1993
Am386
Am486
AMD-K5™
275k
1.200k
3.500k
0.80um
10um
1995
0.35um
1997
1999
AMD-K6® AMD Athlon™
9.300k
22.000k
0.25um
0.18um
2003
2004
2002
AMD Athlon XP™
37.000k
0.13um
2005
+
0.13um
->
0.09um
100.000k Transistores
EVOLUÇÃO AMD
1991
1992
am386
1999
1993
1994
1995
1996
1997
1998
2002
2003
2004
2005
2006
am486
2000
2001
+
ARQUITETURA INTERNA DE
MICROPROCESSADOR
ARQUITETURA 8086
8086 - primeiro microprocessador
de 16 bits da Intel
– arquitetura de 16 bits
• comunicação com a memória em 16 bits (8086)
• capacidade máxima de memória de 1 MByte
• 14 registradores (4 dados, 4 endereços, 4 segmentos, ponteiro
do programa, flags)
• endereço físico = segmento * 16 + deslocamento
• 85 instruções básicas
• coprocessador: 8087 (67 instruções básicas)
• sem cache, sem memória virtual
– 8088 - mesma arquitetura, barramento externo de 8 bits
CARACTERÍSTICAS DA ARQUITETURA 8086
15
AX
BX
CX
DX
SP
BP
SI
DI
IP
FLAGS
CS
DS
SS
ES
8
AH
BH
CH
DH
7
0
AL
BL
CL
DL
acumulador
base
contador
dado
ponteiro para pilha
ponteiro base
índice fonte
índice destino
Dados
Endereços
apontador de instruções
flags
segmento de código
segmento de dados
segmento de pilha
segmento extra
Segmento
REGISTRADORES DE SEGMENTO 8086
• São registradores de endereços;
• Armazena endereços de programa e dados;
• Organização de memória:
– Cada byte na memória possui um endereços de 20 bits iniciando em 0
até 220-1 ou seja, 1M de memória endereçável;
– Endereços são representados por 5 dígitos hexadecimais; de 00000 FFFFF
– Problema: 20 bits de endereços é grande demais para ser colocado em
registradores de 16 bits;
– Solução: Segmentação de memória
•
•
•
•
Blocos de memória de 64K consecutivos (65.536);
Um número de segmento é um número de 16 bits;
Faixa de um endereços de um segmento vai de 0000 a FFFF
Em um segmento, uma posição de memória em particular é especificado
como sendo um offset (deslocamento);
• Um offset também tem faixa de 0000 a FFFF
SEGMENTAÇÃO DE MEMÓRIA NO 8086
F0000
E0000
8000:FFFF
D0000
C0000
B0000
A0000
one segment
90000
80000
70000
60000
8000:0250
50000
0250
40000
30000
8000:0000
20000
10000
00000
seg
ofs
GERAÇÃO DE ENDEREÇO FÍSICO
GERAÇÃO DE ENDEREÇO FÍSICO
• Registrador de segmento * 16 + offset
Offset Value (16 bits)
Segment Register (16 bits)
0000
Adder
Physical Address (20 Bits)
ORGANIZAÇÃO DE MEMÓRIA
Bloco
Dados
01
Área de memória para o usuário (64 Kb)
02
03
04
05
06
07
08
09
10
11
Memória de Vídeo
12
Memória de Vídeo
13
Área de Extensão da ROM
14
Área de Extensão da ROM
15
ROM-BIOS do sistema
16
ROM-BIOS do sistema e ROM-BASIC
MICROPROCESSADOR INTEL 80286
–
–
–
–
Praticamente a mesma arquitetura do 8086
Data bus 16 bits (D0 – D15), Address bus 24 bits (16Mb memória)
Modos real (8086) e protegido (memória vitual & 16Mb memória)
4 Unidades funcionais
•
•
•
•
–
–
–
–
–
–
–
–
EU – Unidade de execução de Instruções
BU – Unidade de Acesso e Controle de Barramento
IU – Unidade de decodificação de instruções
AU – Unidade de Formação de endereços
Comunicação com a memória em 16 bits
14 registradores (os do 8086)
Endereço físico ou virtual
15 instruções extras (92 + 15 = 107 instr. básicas)
Co-processador: 80287
Sem cache
Memória virtual segmentada (apenas no modo protegido)
Maior parte dos programas desenvolvidos para modo Real
– Modos real (8086), protegido e virtual86
– 6 Unidades funcionais
•
•
•
•
•
•
EU – Unidade de execução de Instruções
BU – Unidade de Acesso e Controle de Barramento
IU – Unidade de decodificação de instruções
PU – Unidade de pre-fetch com fila de até 16 bytes
PgU – Unidade de formação de endereços (paging unit)
SU – Unidade de formação de endereços (segmentation unit)
– Comunicação com a memória
• 16 (SX) ou 32 bits (DX)
• Capacidade máxima de memória de 4 GByte
– 14 registradores
• do 8086, com 32 bits, e mais 2 regs. de segmento
– 44 instruções extras
• 107 + 44 = 153 instruções básicas
– Endereço físico ou virtual (64 TByte)
• Memória virtual segmentada (sempre) e paginada (opcional), ambas
apenas no modo protegido
MICROPROCESSADOR
INTEL
80386
31
16 15
8 7
0
EAX
EBX
ECX
EDX
AH
BH
CH
DH
AL
BL
CL
DL
ESP
EBP
ESI
EDI
ponteiro para pilha
ponteiro base
índice fonte
índice destino
apontador de instruções
flags
EIP
EF
CS
DS
SS
ES
FS
GS
acumulador
base
contador
dado
segmento de código
segmento de dados
segmento de pilha
segmento extra
segmento extra
segmento extra
Conceito do Memória Virtual
grande espaço de endereçamento
endereço gerado
pelas instruções
sendo executadas
mapeamento
por hardware
pequeno
espaço de
endereçamento
Questões da Memória Virtual:
•
quando mover um bloco da memória secundária para a memória
primária (real) ?
– por demanda
•
quando mover um bloco da memória real para a memória secundária?
– quando faltar espaço na memória real
•
qual o tamanho ideal de um bloco?
– constante (paginação) ou variável (segmentação)
•
onde colocar um novo bloco transferido para a memória principal?
– onde houver área livre (paginação) ou no “melhor” lugar (segmentação)
Dinâmica da Memória Virtual:
• programa gera endereço virtual
– CPU transforma endereço virtual em endereço físico (hardware)
• bloco está na memória principal?
– Sim: calcular o endereço físico (hardware)
– Não: buscar o bloco da memória secundária (software)
• existe espaço para o bloco na memória principal?
– Sim: carregar o bloco e atualizar descritor (software)
– Não: retirar um outro bloco, carregar o bloco e atualizar descritores (software)
Memória Virtual Segmentada: (Segmentação => Converte endereços
lógicos em endereços lineares)
CS
DS
SS
ES
...
Registrador de segmento
Deslocamento
15
4 3 0
31
(
g
l
Seletor ode tabela
(Globalbou Local)
(32 bits)
al
o
u
l
Descritor
o Endereço base
de segmento
c
(32 bits)
(8 bytes)
al
)s
Tabela de descritores
e
31
g
Endereço linear
GDTR ou LDTR
m
(Global ou Local)
+
0
endereço lógico
ou virtual
endereço linear
(ainda não é o físico)
0
(Caso a paginação não esteja sendo utilizada, se converte em endereço físico)
MEMÓRIA VIRTUAL SEGMENTADA
•
programa gera endereço virtual
– CPU transforma endereço virtual em endereço físico
•
segmento está na memória principal?
– Sim: calcular o endereço físico. Se este endereço estiver fora do segmento,
gerar erro
– Não: buscar o segmento da memória secundária
•
existe espaço suficiente para o o segmento na memória principal?
– Sim: carregar o segmento na “melhor posição” e atualizar descritor
– Não: retirar um (ou mais) segmentos, carregar novo segmento e atualizar
descritores
MEMÓRIA VIRTUAL PAGINADA
(Paginação => Converte endereços lineares em endereços físicos)
Endereço linear
31
22 21
12 11
0
Diretório
Página
Deslocamento
Diretório de Páginas
(PD)
Tabela de Páginas
(PT)
...
(PT)
...
PDE
(32bits)
PTE
(32 bits)
CR3
31
12 11
0
Endereço de page frame
Deslocamento
Tabelas
(1024 x 32)
Endereço físico
MEMÓRIA VIRTUAL PAGINADA
•
programa gera endereço virtual
– CPU transforma endereço virtual em endereço físico
•
página está na memória principal?
– Sim: calcular o endereço físico. Este endereço sempre está dentro da
página.
– Não: buscar a página da memória secundária
•
existe espaço suficiente para a página na memória principal?
– Sim: carregar a página em qualquer lugar e atualizar descritor
– Não: retirar uma página (é suficiente), carregar nova página e atualizar
descritores
•
outras características
– Co-processador: 80387 (67 + 7 -1 = 73 instr. básicas)
– Sem cache
– TLB:
• pequena memória associativa que retém os últimos e mais freqüentes
endereços de página acessado
• uma pequena cache de endereços físicos
•
apareceram vários microprocessadores compatíveis no mercado
– AM386
• Idêntico ao 386
– Comunicação com a memória em 32 bits
– Capacidade máxima de memória de 4 GByte
– 16 registradores (os do 80386, também em 32 bits)
– 6 instruções extras (151 + 6 = 157 instruções básicas)
– Endereço físico ou virtual
• Memória virtual segmentada
• e paginada (opcional)
– Co-processador: 80487 (para 80486SX) integrado no
80486DX
– Com cache de 8 KByte
FPU
MICROPROCESSADOR INTEL PENTIUM
•
Reestruturação do 486
– 16 registradores (os do 80386, também em 32 bits)
– Memória virtual segmentada e paginada
•
•
•
•
•
Comunicação com a memória em 64 bits
Capacidade máxima de memória de 4 GByte
FPU: coprocessador aritmético integrado
Cache de 16 KByte (2 x 8 KByte)
• 2 pipelines para inteiros, operando em paralelo
• cada pipeline inteiro consta de 5 estágios:
–
–
–
–
–
busca de instrução (a partir da cache de instruções),
decodificação de instrução,
geração de endereço,
execução,
escrita (write back).
• FPU também em pipeline (mas não em paralelo)
• operação super-escalar: mais de uma instrução
pronta em um ciclo de relógio
Cache Instr.
BTB
Buffer de
instruções
barramentos de 64 bits
externos e internos
FPU
reg.
stack
V-pipe
ALU ALU
BIU
U-pipe
+
÷
FPU-pipe
com circuitos
dedicados
para soma,
divisão e
multiplicação
bus interface
unit
caches separadas
dados e instr.
8 KB cada
Registradores
Cache Dados
2 pipelines paralelos
de 5 estágios
para inteiros
MICROPROCESSADOR INTEL PENTIUM PRO
(P6)
• Re-estruturação do Pentium (P5)
– Mesmas características de 80386 (mem. virtual) e do
Pentium (largura de dados de 64 bits)
– FPU
– cache de 16 KByte (2 x 8 KByte)
•
•
•
•
•
Operação super-escalar
14 unidades internas
Execução fora de sequência
Execução especulativa
Microprocessador Intel Pentium MMX
• Arquitetura do Pentium (P5)
–
–
–
–
–
Novo tipo de dado: “packed”
57 instruções extras (além das 167 instr. básicas)
Com cache de 32 KByte (2 x 16 KByte)
Operação super-escalar
Não possui as características do Pentium Pro (execução
fora de sequência, exec.especulativa)
– Instruções para processamento de vetores (8 bytes, 4
palavras ou 2 palavras duplas)
– 8 novos registradores lógicos (MMX0 a MMX7)
Intel Pentium II (P6)
• Pentium Pro com MMX
–
–
–
–
–
Mesmas características do Pentium Pro
Instruções MMX
Cinco unidades internas
Pentium
Execução fora de sequência
Execução especulativa
MMX
Pro
PentiumII
Intel Pentium III
– Novo tipo de dado: “floating packed” (Ponto flutuante)
– 70 instr. extras (além das 167 básicas e 57 MMX)
– Instruções para processamento de vetores inteiros (MMX)
ou de ponto flutuante (SSE)
– 8 novos registradores físicos (XMM0 a XMM7), de 128 bits,
para as instruções SSE
– No de série do processador (Inst. CPUID)
Intel Pentium 4
• Lançado em novembro de 2000
 Pipeline de 20 estágios (“hyper pipeline”)
 Até 128 instruções em execução (3 vezes mais que
no Pentium III)
 Algoritmo melhorado para previsão de desvios, com
tabela de 4K
 Novo sistema de cache de nível 1
 Cache de execução de 12 K micro-operações
(Execution Trace Cache)
 Cache de dados de 8 KBytes
Intel Pentium 4
• Instruções SSE2 (Streaming SIMD Extensions 2) 144 novas instruções
– 67 instruções para vetores de pontos flutuante de precisão
dupla (64 bits)
– 69 novas instruções MMX, para vetores inteiros de 128 bits
(utilizando os registradores XMM)
– 8 instruções para controle de cache
 Barramento do sistema “Net Burst” de 400 MHz
Intel Pentium 4 - Diagrama Resumido
MERCADO DE PROCESSADORES

Low –End

Destinado à construção de máquina de baixo poder computacional

Usuário iniciante


Mid-Range

Destinado à construção de máquinas de maior poder computacional

Ferramentas CAD, design house


(Celeron D (Intel), Semprom (AMD)
Pentium IV (Intel), Athlon (AMD)
High-End

Destinado à maquinas de alto poder computacional e compartilhamento


Servidores de Rede
Gerenciamento de Clusters

Pentium HT (Intel), Athlon 64 D (AMD)
COMPARATIVO ENTRE PROCESSADORES INTEL E AMD

Intel foi isoladamente a líder em fabricação de CPUs até
início dos anos 90




Intel Pentium X AMD AM5x86
Intel Pentium, Pentium PRO X AMD K5


Vantagem AMD: Mais barato
Intel Celeron X AMDK6


Equivalente mas lançado 3 anos depois do Pentium
Intel Pentium MMX, II X AMD K6


Até a fabricação do 80286 Não houve concorrência da AMD
Concorrência começou devido a fabricação do AM386 DX
Celeron:Versão “light” do Pentium II
Intel Celeron X AMD Sempron
ESTADO DA ARTE EM PROCESSADORES
• AMD
• Intel
• Desktop: AMD Athlon 64 FX,
AMD Athlon 64
• Server: AMD Opteron
• Desktop: Intel Pentium 4 w/
HT, Intel Pentium 4 Extreme
Edition
• Server: Intel Itanium 2, Xeon
RESUMO PROCESSADORES CELERON

Os processadores Celeron diferenciam-se dos processadores
Pentium II, III e IV pela limitação das seguintes características:



Tamanho da Cache L2
Clock interno
Clock do barramento externo
Modelo
Nomecódigo
Baseado no
Cache
L1
Cache
L2
Tecnolo
gia
Barramento
Externo
Soquete
Celeron SEPP
Convingto
n
32KB
-
0.25µm
66MHz
Slot 1
Celeron A
Mendocino
32KB
128KB
0.25µm
66MHz
Slot 1
Celeron PPGA
Mendocino
32KB
128KB
0.25µm
66MHz
Soquete 370
Celeron
Coppermine
Coppermi
ne
32KB
128KB
0.18µm
66MHz /
100MHz
Soquete 370
Celeron
Tualatin
Tualatin
32KB
256KB
0.13µm
100MHz
Soquete 370
Celeron
Willamette
Willamette
8KB
128KB
0.18µm
400MHz
Soquete 478
Celeron
Northwood
Northwoo
d
8KB
128KB
0.13µm
400MHz
Soquete 478
Celeron D
Prescott
Pentium II
com
núcleo
Deschutes
Pentium II
com
núcleo
Deschutes
Pentium II
com
núcleo
Deschutes
Pentium III
com
núcleo
Coppermine
Pentium III
com
núcleo
Tualatin
Pentium 4
com
núcleo
Willamette
Pentium 4
com
núcleo
Northwood
Pentium 4
com
núcleo
Prescott
8KB
256KB
0.09µm
533MHz
Soquete 478 /
Soquete 775
RESUMO PROCESSADORES CELERON D
Processador
Clock Interno
Clock Externo
Cache L2 Soquete
Hyper-Threading
350
3,2 GHz
533 MHz
256 KB
478 ou 775
Não
345
3,06 GHz
533 MHz
256 KB
478 ou 775
Não
340
2,93 GHz
533 MHz
256 KB
478 ou 775
Não
335
2,80 GHz
533 MHz
256 KB
478 ou 775
Não
330
2,66 GHz
533 MHz
256 KB
478 ou 775
Não
325
2,53 GHz
533 MHz
256 KB
478 ou 775
Não
RESUMO PROCESSADORES SEMPRON
Processador
Clock Interno
Clock Externo
Cache L1 Cache L2 Soquete
Sempron 2200+
1,50 GHz
333 MHz
128 KB
256 KB
462
Sempron 2300+
1,58 GHz
333 MHz
128 KB
256 KB
462
Sempron 2400+
1,67 GHz
333 MHz
128 KB
256 KB
462
Sempron 2500+
1,70 GHz
333 MHz
128 KB
256 KB
462
Sempron 2600+
1,83 GHz
333 MHz
128 KB
256 KB
462
Sempron 2800+
2 GHz
333 MHz
128 KB
256 KB
462
Sempron 3000+
2 GHz
333 MHz
128 KB
512 KB
462

Exemplo: Celeron D





16Kb Cache L1
256Kb Cache L2
Clock ext. 533MHz (Burst 133MHz)
Clock int. 2,13 GHz a 3,2 GHz
Suporte Hyper – Threading => não disponível
INTEL EXTREME EDITION
Características:
•Primeiro processador desktop da Intel com tecnologia dual-core.
•Basicamente é evolução do Pentium IV
•Hyper-Threading (HT) : 2 processadores (lógico + Físico)
•Processador dual-core : 4 processadores (2 lógicos + 2 Físicos)
•Hyper-Threading + dual-core: execução de 4 threads
simultaneamente
•Processador “lógico”
•barramentos, caches e unidades de execução são
compartilhados
•cada processador lógico tem estado próprio, bem
como registradores de propósitos gerais.
•Processador físico
•tem seus próprios conjuntos de registradores e
caches.
•Cache
•2 caches de 16KB (L1).
•2 caches de 1 MB (L2), sendo 1 MB para cada core.
•principal vantagem: redução do tráfego do barramento.
•Trace cache
•cada core tem uma trace cache de até 12KB de microoperações já decodificadas.
•principais vantagens: remoção da etapa de decodificação em
loops e em execução de desvios.
•Segurança: bit para desabilitar execução:
•recurso aliado ao S.O
•define áreas ativas ou não-ativas de memória.
•Conjunto de instruções
•instruções dedicadas ao processamento de imagens e
compressão de dados
•mantém compatibilidade com IA-32.
•Gerenciamento de energia: capacidade de desligamento de
pinos e outras partes do chip.
Perspectivas:
•Aumento da velocidade do barramento PCI e AGP (média de 3.5
vezes).
•Facilidades para os softwares multi-threads do futuro.
•Dual-core : será base para as pesquisas da Intel nas tecnologias
Hyper-Threading e EM64T.
AMD ATHLON 64
AMD ATHLON 64

Resumo Processadores AMD Atuais

Desktop
 Semprom
(Low End)
 Athlon 64 (Mid Range)
 Athlon 64 FX
 Athlon 64 X2

Notebooks
 Athlon
64 Mobile
 Turion 64

Servidores
 Opteron
AMD ATHLON 64
1975 1979 1982
8080A
Transistores
5k
8086
286
29k
134k
1991
1993
Am386
Am486
AMD-K5™
275k
1.200k
3.500k
0.80um
10um
1995
0.35um
1997
1999
AMD-K6® AMD Athlon™
9.300k
22.000k
0.25um
0.18um
2003
2004
2002
AMD Athlon XP™
37.000k
0.13um
2005
+
0.13um
->
0.09um
100.000k Transistores
L3
UCP
Interface
Gráfica
AGP
‘North
Bridge’
Bus PCI
Adaptador
SCSI
USB
‘South
Bridge’
REDE
Bus SCSI
E/ISA
HD
LAN
CD-ROM
HD
CD-ROM
COM
LPT
Scaner
ROM
BIOS
PCI
I/O
Bus E / ISA
Mouse
Super
I/O
PCMCIA
Floppy
Interface
Som
RAM
L1/L2
RAM
AMD ATHLON 64
AMD ATHLON 64

Novas características incorporadas








1MB L2 Cache
Controlador de Memória DDR incorporado
HyperTransport Channel
Menor consumo de potencia
Novo Core Processador
Registradores em dobro
Pipeline maior (10 12 estágios)
Maior “Look Aside Buffer” (TLB)
AMD64 Architecture
Register Differences: AMD64 vs x86
63
In x86
• AMD64
Added by AMD64
– 64-bit integer registers
– 48-bit Virtual Address
– 40-bit Physical Address
• REX - Register Extensions
127
S
S
E
31
RAX
15
EAX
7
AH AL
0
MMX0
0
79
G
P
R
EAX
0
x
8
7
– Sixteen 64-bit integer registers
– Sixteen 128-bit SSE registers
MMX7
MMX8
• SSE2 Instruction Set
XMM8
EDI
R8
EIP
– Double precision scalar
and vector operations
– 16x8, 8x16 way vector
MMX operations
– SSE1 already added with
MMX15
R15
OS for x64-based Systems
32-bit and 64-bit on a single platform
Um Processador AMD64 pode rodar sistemas operacionais de 32 ou 64 bits
START
BOOT UP
Using 32 bit BIOS
Load 32 bit OS
Run 32 bit
Applications
32-bit
Look
at OS
64-bit
Load 64 bit OS
Run 32 & 64
bit apps
Características da arquitetura AMD64
•
Processamento nativo em 32 e 64 bits
•
Controlador de memória DDR integrado ao processador
•
Tecnologia Hyper Transport
•
Cool’n’quiet (PowerNow! para servers e mobile)
•
Proteção anti-vírus por hardware
•
Benefícios
• Excelente desempenho
• Melhor custo/benefício
• Sistemas mais confiávies
• Preparado para software de 64 bits
Arquitetura do sistema com AMD64
Sistema típico
Sistema AMD64
DDR
CPU
CPU
AMD64
PCI-X
North
Bridge
DDR
PCI
Bridge
PCI Express
PCI-X
PCI Bridge Túnel HT
IDE, FDC,
USB, Etc.
South
Bridge
PCI Express
PCI
IDE, FDC,
USB, Etc.
I/O
Hub
PCI
Processadores AMD64 de dois núcleos
Diferenças na fabricação e compatibilidade de socket e placa
Processador “single-core”
Núcleo
•
•
•
•
•
Athlon 64
Athlon 64 FX
Sempron
Opteron
Turion
• Athlon 64 X2
• Opteron
Processador “dual-core”
Núcleos
Placa mãe
Processadores AMD64 de dois núcleos
Diferenças na fabricação e compatibilidade de socket e placa
Fluxo de Dados em um AMD64 CPU
Bussing Unit
L2 Cache
HyperTransport Technology BUS
L1 Inst. Cache
1MB
Processor Core
Load/Store
Unit
L1 Data Cache
Crossbar
Switch
128-bits wide
Memory
Controller
System Request
Queue (SRQ)
144-bit wide
DRAM interface
DRAM
Controller
Cache, Load/Store &
Bussing Unit
64-bits wide
Integrated North Bridge
FP Unit
Execution Unit
Fetch Scan Align
AMD64
CPU
1MB
Load/Store
Unit
Bussing Unit
Bussing Unit
L2 Cache
L1 Inst. Cache
Load/Store
Unit
L1 Data Cache
1MB
HyperTransport Technology BUS
L1 Data Cache
L2 Cache
128-bits wide
Crossbar
Switch
System Request
Queue (SRQ)
Memory
Controller
L1 Inst. Cache
128-bits wide
64-bits wide
DRAM
Controller
64-bits wide
144-bit wide
DRAM interface
Arquitetura Interna
FP Unit
Execution Unit
Fetch Scan Align
AMD64
CPU
FP Unit
Execution Unit
Fetch Scan Align
AMD64
CPU
Processadores AMD Sempron
•
•
•
Barramento de sistema Hyper Transport
•
Cool’n’quiet para modelos acima do Sempron 2800+
•
•
Acesso à memória em 64 bits
•
Computação do dia-a-dia
Processadores AMD Athlon 64
•
•
•
Barramento de sistema Hyper Transport
•
Cool’n’quiet - Gerenciamento avançado de energia
•
•
Excelente custo/benefício
•
AMD Athlon 64 FX:
• Campeão em aplicações single thread
• Jogos
Processadores AMD Athlon 64 X2
•
Dois núcleos AMD64 (Dual Core)
•
•
•
Barramento de sistema Hyper Transport de 2.0GHz
•
Cool’n’quiet - Gerenciamento avançado de energia
•
•
Acesso à memória em 128 bits
•
Alto desempenho multi-tarefa
Processadores AMD Opteron
•
Para servidores com 1, 2, 4 ou 8 processadores
•
•
•
Barramento de sistema Hyper Transport – Sem gargalos de FSB
•
Power Now! - Gerenciamento avançado de energia
•
Acesso à paralelo à memória, em 128 bits
•
Inclui modelos Dual Core
•
Excelente consumo de energia
Funcionamento de servidor Dual
Alta demanda - controlador de memória no chipset
Funcionamento de servidor Dual
Alta demanda – arquitetura AMD64
Sistema Quad-processado
Solução do problema de gargalo no chipset/FSB
Típico sistema multiprocessado
Processor
Processor
Processor
Sistema AMD Opteron™
Processor
DDR
DDR
DDR
Memory
Expander
North
Bridge
Memory
Expander
IDE, FDC,
USB, Etc.
South
Bridge
PCI-X
Bridge
PCI-X
PCI-X
Bridge
PCI-X
PCI-X
Bridge
PCI-X
PCI
AMD
Opteron™
AMD
Opteron
AMD
Opteron
AMD
Opteron
PCI-X
PCI-X
Bridge
PCI-X
Bridge
Other
I/O
Other
Bridge
DDR
DDR
DDR
IDE, FDC,
USB, Etc.
I/O
Hub
PCI-X
PCI
Multiprocessamento com CPUs de núcleo duplo
Necessidade da evolução da arquitetura de interconexão
CPU CPU CPU
CPUCPU
8 GB/S
CPU
SRQ
SRQ
Crossbar
Crossbar
Mem.Ctrlr
HT
Mem.Ctrlr
HT
8 GB/S
I/O Hub
Memory
PCI-E
Controller
Bridge
Hub
PCI-E
Bridge
PCI-E
Bridge
PCI-E
Bridge
8 GB/S
PCI-E
Bridge
PCI-E
Bridge
8 GB/S
USB
I/O Hub
PCI
Arquitetura x86 tradicional
AMD64 com DirectConnect
• FSB compartilhado por CPUs, Memória e I/O
• Arquitetura x86 padrão de mercado
• Mais CPUs ≠ Maior performance
• Sem gargalo de FSB
• Menor latência no acesso à memória
O futuro do Microprocessador
Mais transistores, mais núcleos, mais threads
•
•
•
•
CPU de 16 núcleos
Mais núcleos
Núcleos especializados
Mais controladores integrados
...
BENCHMARK AMD X INTEL
BENCHMARK AMD X INTEL
CONCLUSÕES

Processadores AMD atuais são mais indicados
para aplicativos (Business), Jogos, Aplicativos
2D com melhor taxa de preço

Processadores Intel estão mais indicados para
aplicativos 3D e Multitasking
BIBLIOGRAFIA E SITES RECOMENDADOS
Patterson, D. - Organizacao e projeto de computadores - a interface hard/software
Torres, G. – Hardware – Curso completo
Weber, R. – Arquitetura de computadores pessoais
Intel Home page: http://www.Intel.com
AMD Home Page: http://www.amd.com

Processadores Intel e AMD2

Transcrição

Documentos relacionados

Funcionamento e tipos de processadores

curso de informática - PRADIGITAL

CÓD: 23311 PLACA DE VIDEO RADEON R7 240 2GB DDR3 64 BITS

NOTEBOOK NCL60

notebook lg r200-d.cb22p

EasyNote E2530_Portugal.cdr

- DN Automação

Cache L2: 4MB 65nm Intel Core 2 Duo família T7100 / T7250

HP Business Desktop dx2090 Microtorre com Processador Intel

Esclarecimentos - Tribunal de Justiça Militar do Estado de Minas