docExercício 1 Exercício 1
download 
Denúncia Documentos relacionados
Tutorial -‐ Xilinx ISE
entity
ANDGATE
is
port
(
I1
:
in
std_logic;
I2
:
in
std_logic;
O
:
out
std_logic);
end
entity ...
